半导体存储器制备方法及半导体存储器技术

半导体存储器制备方法及半导体存储器，涉及半导体及生产制备工艺。本发明专利技术的半导体存储器制备方法包括下述步骤：a、采用半导体集成电路制造工艺，在晶圆上制作基本存储模块阵列，基本存储模块具有IO电路接口；b、对晶圆划片，得到存储芯片；c、将分离得到的存储芯片进行封装；所述步骤a中，正交方向相邻基本存储模块的IO电路接口通过互联线连接；所述步骤b为，按照预定的存储芯片容量，确定存储芯片内所包含的基本存储模块的数量及存储芯片边缘线的位置，然后沿存储芯片边缘线划片，同时切断跨越边缘线的互联线，将存储芯片整体从晶圆分离。采用本发明专利技术的技术，能以一套掩模生产不同容量的存储器，极大的降低了工艺成本。

Semiconductor memory preparation method and semiconductor memory

A semiconductor memory preparation method and a semiconductor memory relate to a semiconductor and a production preparation process. The semiconductor memory preparation method of the invention comprises the following steps: A. making a basic memory module array on the wafer by adopting the semiconductor integrated circuit manufacturing process, and the basic memory module has an IO circuit interface; B. scribing the wafer to obtain the memory chip; C. packaging the separated memory chip; in step a, io of the adjacent basic memory modules in the orthogonal direction The circuit interface is connected by an interconnection line; the step B is to determine the number of basic memory modules contained in the memory chip and the position of the edge line of the memory chip according to the predetermined memory chip capacity, then scribe along the edge line of the memory chip, cut off the interconnection line across the edge line at the same time, and separate the memory chip from the wafer as a whole. By adopting the technology of the invention, the memory with different capacity can be produced with a set of mask, and the process cost is greatly reduced.

【技术实现步骤摘要】
半导体存储器制备方法及半导体存储器
本专利技术涉及半导体及生产制备工艺。
技术介绍
在通常的半导体存储器产品，不同容量(如4GB,16GB,256GB)的存储器芯片产品一般需要用不同的掩模套版(MaskSets)来实现。对于先进存储器的加工工艺(如3D多层NAND或OTP存储器)，必须面临掩模套版的高成本问题，通常一套掩模的价格在几百万美金至上千万美金。相应的，开发多个不同容量的存储器产品的费用就非常高。
技术实现思路
本专利技术所要解决的技术问题是，提供一种半导体存储器制备方法，能够以同一套掩模套版生产不同容量的半导体存储器。本专利技术解决所述技术问题采用的技术方案是，半导体存储器制备方法，包括下述步骤：a、采用半导体集成电路制造工艺，在晶圆上制作基本存储模块阵列，基本存储模块具有IO电路接口；b、对晶圆划片，得到存储芯片；c、将分离得到的存储芯片进行封装；其特征在于：所述步骤a中，正交方向相邻基本存储模块的IO电路接口通过互联线连接；所述步骤b为，按照预定的存储芯片容量，确定存储芯片内所包含的基本存储模块的数量及存储芯片边缘线的位置，然后沿存储芯片边缘线划片，同时切断跨越边缘线的互联线，将存储芯片整体从晶圆分离。还包括下述步骤：向各基本存储模块的存储区写入单元识别信息，例如地址。所述步骤a中，互联线上设置有开关；在步骤a以后，还包括下述步骤：依据预设，初始化各开关的状态。所述步骤b中，还包括下述子步骤：将芯片边缘线处的互联线上的开关状态设置为关断。进一步的，还包括下述步骤：对存储芯片边缘线以内的基本存储模块逐一测试，对于异常的基本存储模块，切断其连接至正常基本存储模块的互联线。切断的措施可以是断开开关，或者机械性切断。所述IO电路接口至少包括下述种类之一：数据线、控制线、地址线。本专利技术还提供一种采用前述半导体存储器制备方法制备的半导体存储器。采用本专利技术的技术，能以一套掩模生产不同容量的存储器，极大的降低了工艺成本。本专利技术在晶圆上实现了各基本存储模块之间的互联，具有高传输速度和高可靠性。附图说明图1是现有技术的存储器示意图。图2是第一种实施方式的基本存储模块三维示意图。图3是第一种实施方式的基本存储模块结构示意图。图4是第一种实施方式的IO接口和互联线的连接关系示意图。图5是第一种实施方式的2×2的存储单元阵列示意图。图6是第一种实施方式的2×2的存储单元阵列三维示意图。图7是第二种实施方式的基本存储模块结构示意图。图8是第二种实施方式的IO接口和互联线的连接关系示意图。图9是第二种实施方式的2×2的存储单元阵列示意图。图10是同一个芯片内各基本存储模块等效连接示意图。图11是实施例1的划片示意图。图12是本专利技术的芯片结构示意图。具体实施方式图1示出了一种现有技术的存储器，其包括IO电路和多个存储器单元构成的存储器矩阵。IO电路包括地址、数据、时钟、控制、读写、电荷泵、电源等功能模块，IO电路的内部接口连接存储器矩阵的字线、位线、控制线，本专利技术将IO电路的外部接口称为IO电路接口，用于存储器对外的数据传输。在现有技术的制备工艺中，在晶圆上制备存储器，需要利用掩膜在晶圆上形成存储电路和IO电路，一套掩膜只能适用于一种特定容量，例如，生产容量为1G的存储器所采用的掩膜无法用于8G的存储器。本专利技术提供了一种总线式存储器的制备工艺，可以利用一套基本容量的掩膜生产其整数倍容量的存储器，例如，掩膜的基本容量为1G，则可在晶圆上周期性的形成容量为1G的特定结构的存储单元(带有互联线)，将整数个(例如8个)存储单元列入一个芯片并划片，封装，初始化后即成为容量为8G的半导体存储芯片。第一种实施方式：基本存储模块三维示意图如图2，21为多个IO连接点形成的IO接口，22为互联线区域，包含了互联线的断面。图3示出了基本存储模块的结构，以箭头表示互联线，图3～图10中的IO表示IO接口。图4为一种极度简化的具体连接示意图，示出了一种极简的IO接口，仅有ABCD这4个IO触点(电路连接点，类似于引脚)，4条环状的连接线环绕IO接口，在4个方向分别引出互联线，4组互联线为并联关系。实际情况中，IO的触点数远不止4个，图4仅以4个作为示意。图5示出了一个2×2的存储单元阵列，在划片时将边缘线处的互联线切断，切断的互联线以虚线箭头示出；因为被切断，处于浮空的状态。阵列内连接相邻基本存储模块的互联线保持连通，以实现箭头示出，各IO接口形成了总线式的连接关系。图6示出了该存储阵列的三维示意图。第二种实施方式：参见图7和图8，本实施方式的基本存储模块除了存储电路和IO电路，还包括可控互联线，有别于图3中的互联线。图7中，可控互联线以带有标记的箭头示出，标记表示开关，即通过控制开关实现对互联线通断的控制。开关的控制端从每个存储模块单元顶部的IO接口处引出。图9示出了一个2×2的存储单元阵列，通过配置互联控制电路将黑色虚线以外的各可控互联线的开关断开，即将虚线以外的互联线失活，或称为关闭，“disable”，其等价于图10所示的连接关系，也就是形成总线式连接。实施例1：参见图11。图11的箭头是可控互联线的简化表示方式。本实施例的半导体存储器制备方法包括下述步骤：a、采用半导体集成电路制造工艺，在晶圆上制作基本存储模块阵列，每一基本存储模块包括一个IO电路和与IO电路连接的预定容量的存储电路。图11示出了4×4＝16个存储单元，正交方向相邻的存储单元的IO电路D的IO接口通过可控互联线连接；b、按照预定的存储芯片容量，确定存储芯片内所包含的存储单元的数量，然后划片分离存储芯片。c、将分离得到的存储芯片进行封装；例如，步骤a中，预定的每个基本存储模块的容量是1G，制作容量为4G的芯片，则沿图11的虚线划片，形成4个4G的芯片。划片时将会切断芯片边缘位置的互联线，对于并无引出必要的，在配置时，通过开关的控制电路(即互联控制电路)将其开关断开即可。进一步的，每个最小容量单位的基本存储模块可以在测试或初始化时写入惟一的地址(ChipID)(通过NVM或OTP存储器编程)。可控互联线可以通过初始化时Enable(连接)或Disable(断开)。每个基本存储模块除完整的存储功能外，还有完整的边界焊盘(boundingpads)。参见图12，基于本专利技术技术制备的芯片，包括了至少两个基本存储模块，各基本存储模块的IO接口通过互联线形成总线式连接。封装为芯片后，IO接口连接至外部存储控制电路，外部存储控制电路作为总线控制电路完成寻址等功能。不同于现有技术的“一种掩模只能制备一种特定容量的存储器芯片”，本专利技术只需要一个对应于单个基本存储模块的掩模，重复使用即可在晶圆上制作出基本存储模块阵列，在阵列制作完成后本文档来自技高网...

【技术保护点】
1.半导体存储器制备方法，包括下述步骤：/na、采用半导体集成电路制造工艺，在晶圆上制作基本存储模块阵列，基本存储模块具有IO电路接口；/nb、对晶圆划片，得到存储芯片；/nc、将分离得到的存储芯片进行封装；/n其特征在于：/n所述步骤a中，正交方向相邻基本存储模块的IO电路接口通过互联线连接；/n所述步骤b为，按照预定的存储芯片容量，确定存储芯片内所包含的基本存储模块的数量及存储芯片边缘线的位置，然后沿存储芯片边缘线划片，同时切断跨越边缘线的互联线，将存储芯片整体从晶圆分离。/n

【技术特征摘要】
1.半导体存储器制备方法，包括下述步骤：
a、采用半导体集成电路制造工艺，在晶圆上制作基本存储模块阵列，基本存储模块具有IO电路接口；
b、对晶圆划片，得到存储芯片；
c、将分离得到的存储芯片进行封装；
其特征在于：
所述步骤a中，正交方向相邻基本存储模块的IO电路接口通过互联线连接；
所述步骤b为，按照预定的存储芯片容量，确定存储芯片内所包含的基本存储模块的数量及存储芯片边缘线的位置，然后沿存储芯片边缘线划片，同时切断跨越边缘线的互联线，将存储芯片整体从晶圆分离。


2.如权利要求1所述的半导体存储器制备方法，其特征在于，还包括下述步骤：
向各基本存储模块的存储区写入单元识别信息。


3.如权利要求1所述的半导体存储器制备方法，其特征...

【专利技术属性】
技术研发人员：彭泽忠，
申请(专利权)人：成都皮兆永存科技有限公司，
类型：发明
国别省市：四川;51