一种穿通结构的瞬态电压抑制二极管芯片制造技术

本实用新型专利技术涉及一种穿通结构的瞬态电压抑制二极管芯片，属于集成电路或分立器件制造的技术领域。包括金属层、P

Transient voltage suppression diode chip with through structure

The utility model relates to a through structure transient voltage suppression diode chip, which belongs to the technical field of integrated circuit or discrete device manufacturing. Including metal layer, P

【技术实现步骤摘要】
一种穿通结构的瞬态电压抑制二极管芯片
本技术涉及一种穿通结构的瞬态电压抑制二极管芯片，属于集成电路或分立器件制造的

技术介绍
瞬态电压抑制(TVS)二极管作为保护器件，被广泛用于各种电子设备中。由于保护电路工作电压一般都较低(3.3V、5V、7V等)，所以TVS二极管芯片设计的电压就不能高，否则将无法起到保护作用。瞬态电压抑制(TVS)二极管芯片设计的电压主要取决于所用原材料的电阻率；电阻率越大，产品电压越高，相反则反之；而材料电阻率的大小取决于材料掺入杂质的浓度；电阻率越大，掺入的杂质越少，掺杂浓度越低；电阻率越小，掺入的杂质越多，掺杂浓度越高。由于瞬态电压抑制(TVS)二极管芯片设计电压较低，要求材料电阻率很小，掺入的杂质很多，掺杂浓度很高，这对原材料厂商要求很高；材料掺杂浓度很高时，会造成半导体晶格缺陷增加，加工控制困难；另外对材料加工设备要求高，加工后设备处理难度加大；同时掺杂浓度很高会带来一系列安全问题；最终导致原材料很难保证稳定供应。
技术实现思路
本技术所要解决的技术问题是针对上述现有技术提供一种穿通结构的瞬态电压抑制二极管芯片，无需高掺杂浓度的原材料，降低加工难度，保证原材料的稳定性，减少因高掺杂浓度带来的安全问题。本技术解决上述问题所采用的技术方案为：一种穿通结构的瞬态电压抑制二极管芯片，包括金属层、P++衬底层、P-外延层、P+穿通层和N+阴极区，所述金属层包括阴极金属层和阳极金属层，所述P++衬底层和P-外延层依次设于阳极金属层和阴极金属层之间；所述P+穿通层贯穿P-外延层，P+穿通层与P++衬底层相连通，所述N+阴极区横跨于P+穿通层和P-外延层上。所述阴极金属层为铝或铝硅或铝硅铜合金，所述阳极金属层为Ti/Ni/Ag组合物或Cr/Ni/Ag组合物或V/Ni/Ag组合物。所述P++衬底层的厚度为300～530μm，P++衬底层电导率的不大于0.02Ω.cm。所述P-外延层的厚度为6～12μm，P-外延层的电导率为1～5Ω.cm。所述阴极金属层的厚度为3～8μm，阳极金属层的厚度为0.5～3μm。与现有技术相比，本技术的优点在于：一种穿通结构的瞬态电压抑制二极管芯片及制造工艺，采用穿通结构改变了传统的产品设计结构，无需高掺杂浓度原材料，降低了原材料加工风险，规避了原材料供应问题。另外，穿通结构还能规避原结构带来的因PN结边缘电场易集中带来的产品保护能力弱问题，提高了产品性能。附图说明图1为本技术实施例一种穿通结构的瞬态电压抑制二极管芯片的示意图；图中1阳极金属层、2P++衬底层、3N+阴极区、4P+穿通层、5P-外延层、6氧化层、7阴极金属层。具体实施方式以下结合附图实施例对本技术作进一步详细描述。如图1所示，本实施例中的一种穿通结构的瞬态电压抑制二极管芯片，包括金属层、P++衬底层2、P-外延层5、P+穿通层4和N+阴极区3，金属层包括阴极金属层7和阳极金属层1，P++衬底层2和P-外延层5依次设于阳极金属层1和阴极金属层7之间；P+穿通层4贯穿P-外延层5，使得P+穿通层4与P++衬底层2相连通，N+阴极区3横跨于P+穿通层4和P-外延层5上。其中，阴极金属层7为铝或铝硅或铝硅铜合金，阳极金属层1为Ti/Ni/Ag组合物或Cr/Ni/Ag组合物或V/Ni/Ag组合物。一种穿通结构的瞬态电压抑制二极管芯片的制造工艺，包括如下步骤：上述P++衬底层2的厚度为300～530um，P++衬底层2电导率的不大于0.02Ω.cm。上述P-外延层5的厚度为6～12um，P-外延层5的电导率为1～5Ω.cm。阴极金属层7的厚度为3～8um，阳极金属层1的厚度为0.5～3um。实施例1步骤一：取电导率为0.01Ω.cm、厚度为350μm的P++衬底层2；在P++衬底层2上外延，形成电导率为2Ω.cm，厚度为8um的P-外延层5。步骤二：通过高温氧化，P-外延层5上生长1μm厚度的氧化层6。步骤三：通过光刻，去除P-外延层5上部分氧化层6，在未有氧化层6的P-外延层5上利用离子注入方式注入5E15cm-2剂量的硼离子，掺入杂质硼；再通过高温氧化与扩散方式，将杂质硼扩散并扩穿P-外延层5，形成P+穿通层4，在P+穿通层4上生长一层厚度为0.8μm的氧化层6。其中，高温氧化与扩散时的温度为1000℃，运行时间在100min。步骤四：通过光刻，去除P+穿通层4的全部氧化层6、去除P-外延层5上部分氧化层6，未有氧化层6的P+穿通层4和P-外延层5上利用离子注入方式注入1E16cm-2剂量的磷离子，掺入杂质磷；再通过高温氧化与扩散方式，将杂质磷扩散，扩散的深度为0.8μm，形成N+阴极区3，同时在N+阴极区3上生长厚度为0.8μm的氧化层6；其中，高温氧化与扩散时的温度为1000℃，运行时间在100min。步骤五：通过光刻，去除N+阴极区3的氧化层6，通过蒸发或溅射的方式淀积一层厚度为5μm的铝硅阴极金属层7；再通过光刻方式去除N+阴极区3以外区域金属；最后通过低温处理方式，将铝硅阴极金属层7与N+阴极区3相结合形成良好的欧姆接触；其中，温处理度为500℃，处理时间为30min。步骤六：将半导体硅片P++衬底层2无外延层一侧减薄一层，再通过蒸发方式淀积一定厚度为2μm的Ti/Ni/Ag阳极金属层1；整个芯片的厚度为250μm。这样，穿通结构瞬态电压抑制(TVS)二极管芯片加工完成。本申请的特点是采用穿通结构改变了传统的产品设计结构，无需高掺杂浓度原材料，降低了原材料加工风险，规避了原材料供应问题。另外，穿通结构还能规避原结构带来的因PN结边缘电场易集中带来的产品保护能力弱问题，提高了产品性能。除上述实施例外，本技术还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本技术权利要求的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种穿通结构的瞬态电压抑制二极管芯片，其特征在于：包括金属层、P

【技术特征摘要】
1.一种穿通结构的瞬态电压抑制二极管芯片，其特征在于：包括金属层、P++衬底层、P-外延层、P+穿通层和N+阴极区，所述金属层包括阴极金属层和阳极金属层，所述P++衬底层和P-外延层依次设于阳极金属层和阴极金属层之间；所述P+穿通层贯穿P-外延层，P+穿通层与P++衬底层相连通，所述N+阴极区横跨于P+穿通层和P-外延层上。


2.根据权利要求1所述的一种穿通结构的瞬态电压抑制二极管芯片，其特征在于：所述阴极金属层为铝或铝硅或铝硅铜合金，所述阳极金属层为Ti/Ni/Ag组合物或Cr/Ni/Ag组合物或V/Ni...

【专利技术属性】
技术研发人员：朱瑞，许柏松，邱健繁，徐永斌，叶新民，
申请(专利权)人：江阴新顺微电子有限公司，
类型：新型
国别省市：江苏;32