衬底、半导体装置封装及其制造方法制造方法及图纸

一种衬底包含具有第一表面的第一介电层和具有设置为邻近所述第一介电层的所述第一表面的第一表面的第二介电层。所述衬底进一步包含设置在所述第一介电层中且具有邻近所述第一介电层的所述第一表面的第一端和与所述第一端相对的第二端的第一导电通孔。所述衬底进一步包含设置在所述第二介电层中且具有邻近所述第二介电层的所述第一表面的第一端的第二导电通孔。其中所述第一导电通孔的所述第一端的宽度小于所述第一导电通孔的所述第二端的宽度，且所述第二导电通孔的所述第一端的宽度小于所述第一导电通孔的所述第一端的所述宽度。

Substrate, semiconductor device package and manufacturing method

A substrate includes a first dielectric layer having a first surface and a second dielectric layer having a first surface disposed adjacent to the first dielectric layer. The substrate further comprises a first end disposed in the first dielectric layer adjacent to the first dielectric layer and a first conductive through-hole at a second end opposite to the first end. The substrate further comprises a second conductive through-hole disposed in the second dielectric layer and having a first end adjacent to the first surface of the second dielectric layer. Wherein the width of the first end of the first conductive through hole is smaller than the width of the second end of the first conductive through hole, and the width of the second end of the second conductive through hole is smaller than the width of the first end of the first conductive through hole.

【技术实现步骤摘要】
衬底、半导体装置封装及其制造方法
本公开大体上涉及一种衬底、半导体装置封装及其制造方法。
技术介绍
在半导体装置封装中，导电通孔可在不同的图案化导电层之间充当电互连。图案化导电层可具有导电通孔和通孔焊盘。通孔焊盘的大小取决于导电通孔的大小。通孔焊盘的大小可与图案化导电层的布局(例如宽度、间距等)相关。通孔焊盘可具有由制造产生的凹口/凹陷或突出物，这些可能会不利地影响之后在其上形成的结构(例如另一导电通孔)。为解决以上问题，可使通孔焊盘扩展为具有相对平坦或平滑的表面以容纳其上形成的结构。然而，此类解决方案可能会增加半导体装置封装的大小。
技术实现思路
在一些实施例中，根据一个方面，一种衬底包含具有第一表面的第一介电层和具有设置为邻近第一介电层的第一表面的第一表面的第二介电层。衬底进一步包含设置在第一介电层中且具有邻近第一介电层的第一表面的第一端和与第一端相对的第二端的第一导电通孔。衬底进一步包含设置在第二介电层中且具有邻近第二介电层的第一表面的第一端的第二导电通孔。其中第一导电通孔的第一端的宽度小于第一导电通孔的第二端的宽度，本文档来自技高网...

【技术保护点】
1.一种衬底，其包括：/n第一介电层，其具有第一表面；/n第二介电层，其具有设置为邻近所述第一介电层的所述第一表面的第一表面；/n第一导电通孔，其设置在所述第一介电层中且具有邻近所述第一介电层的所述第一表面的第一端和与所述第一端相对的第二端，其中所述第一导电通孔的所述第一端的宽度小于所述第一导电通孔的所述第二端的宽度；以及/n第二导电通孔，其设置在所述第二介电层中且具有邻近所述第二介电层的所述第一表面的第一端，其中所述第二导电通孔的所述第一端的宽度小于所述第一导电通孔的所述第一端的所述宽度。/n

【技术特征摘要】
20180510 US 15/976,7721.一种衬底，其包括：
第一介电层，其具有第一表面；
第二介电层，其具有设置为邻近所述第一介电层的所述第一表面的第一表面；
第一导电通孔，其设置在所述第一介电层中且具有邻近所述第一介电层的所述第一表面的第一端和与所述第一端相对的第二端，其中所述第一导电通孔的所述第一端的宽度小于所述第一导电通孔的所述第二端的宽度；以及
第二导电通孔，其设置在所述第二介电层中且具有邻近所述第二介电层的所述第一表面的第一端，其中所述第二导电通孔的所述第一端的宽度小于所述第一导电通孔的所述第一端的所述宽度。


2.根据权利要求1所述的衬底，其中所述第二导电通孔进一步包括与所述第二导电通孔的所述第一端相对的第二端，且所述第二端的宽度与所述第二导电通孔的所述第一端的所述宽度不同。


3.根据权利要求2所述的衬底，其中所述第二导电通孔的所述第二端的所述宽度大于所述第二导电通孔的所述第一端的所述宽度。


4.根据权利要求1所述的衬底，所述第一导电通孔的所述第一端占据第一区域且所述第二导电通孔的所述第一端占据第二区域，其中所述第二区域在所述第一区域内。


5.根据权利要求1所述的衬底，其进一步包括至少部分嵌入于所述第一导电通孔中的迹线。


6.根据权利要求1所述的衬底，其进一步包括设置在所述第一导电通孔与所述第二导电通孔之间的晶种层。


7.根据权利要求5所述的衬底，其进一步包括设置在所述迹线与所述第一导电通孔之间的晶种层。


8.根据权利要求1所述的衬底，其进一步包括嵌入于所述第一介电层的所述第一表面中的第一图案化导电层。


9.根据权利要求8所述的衬底，其进一步包括设置在所述第二介电层的第二表面上的第二图案化导电层，其中所述第二图案化导电层的间距小于所述第一图案化导电层的间距。


10.根据权利要求1所述的衬底，其进一步包括设置在所述第一介电层的第二表面上的第三图案化导电层，所述第三图案化导电层包括邻近所述第一导电通孔的所述第二端的凹口。


11.根据权利要求9所述的衬底，其中所述第二图案化导电层和所述第二导电通孔一体地形成。


12.根据权利要求5所述的衬底，其中所述迹线与所述第二导电通孔的所述第二端直接接触。<...

【专利技术属性】
技术研发人员：何政霖，李志成，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;TW