存储器的结构及其形成方法技术

一种存储器及其形成方法，结构包括:衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区和第二阱区的掺杂类型相反；位于第一阱区和第二阱区内的第一沟槽，且所述第一沟槽自第一阱区延伸至第二阱区；位于所述第一沟槽内的字线栅极结构；位于所述字线栅极结构表面的第一隔离层，所述第一隔离层填充满所述第一沟槽；位于第一阱区内的第二隔离层；位于第一阱区内的源线掺杂区，所述源线掺杂区位于所述第一隔离层和第二隔离层之间；位于第二阱区表面的位线栅极结构。所述存储器的占用面积得到改善。

Memory structure and its forming method

A memory and its forming method, the structure includes: a substrate, in which there are adjacent first well area and second well area, the doping type of the first well area and the second well area are opposite; a first groove in the first well area and the second well area, and the first groove extends from the first well area to the second well area; a wordline grid structure in the first groove; and The first isolation layer is filled with the first groove, the second isolation layer is located in the first well area, the source line doping area is located in the first well area, the source line doping area is located between the first isolation layer and the second isolation layer, and the potential line grid structure is located on the surface of the second well area. The occupied area of the memory is improved.

【技术实现步骤摘要】
存储器的结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种存储器的结构及其形成方法。
技术介绍
一次可编程(OneTimeProgrammable，简称OTP)存储器是一种支持一次编程的非易失性存储器，广泛应用于模拟电路、数字芯片或系统级芯片、静态随机存取存储器或动态随机存取存储器等领域。目前，OTP存储器主要分为熔丝型(e-Fuse)、反熔丝型(Anti-fuse)和浮栅电荷存储型。其中，反熔丝存储器是一种常用的存储器，具有广泛的应用场合。然而，现有的反熔丝存储器所占用的面积较大，不利于半导体技术的微小化和集成化的发展需求。
技术实现思路
本专利技术解决的技术问题是提供一种存储器的结构及其形成方法，以改善存储器的占用面积。为解决上述技术问题，本专利技术技术方案提供一种存储器，包括:衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区和第二阱区的掺杂类型相反；位于第一阱区和第二阱区内的第一沟槽，且所述第一沟槽自第一阱区延伸至第二阱区；位于所述第一沟槽内的字线栅极结构，位于所述字线栅极结构表面的第一隔离层，所述第一隔离层填充满所述第一沟槽；位于第一阱区内的第二隔离层；位于第一阱区内的源线掺杂区，所述源线掺杂区位于所述第一隔离层和第二隔离层之间；位于第二阱区表面的位线栅极结构。可选的，所述字线栅极结构包括：位于第一沟槽侧壁和底部表面的第一介质层；位于第一介质层表面的字线栅极层。可选的，所述字线栅极层在沿衬底表面方向的宽度小于所述第一沟槽的底部宽度。可选的，所述第一隔离层还位于所述第一沟槽底部的部分第二阱区表面。可选的，所述第一沟槽的深度为第一深度；所述第二隔离层位于第二沟槽内，所述第二沟槽的深度为第二深度，所述第一深度大于或等于所述第二深度。可选的，所述第一深度的范围为150nm～400nm，所述第二深度的范围为200nm～400nm。可选的，所述字线栅极结构与所述源线掺杂区部分相邻；所述源线掺杂区的掺杂深度为第三深度，所述字线栅极结构顶部至所述第一沟槽顶部的距离为第四深度，所述第三深度大于所述第四深度，且所述第三深度小于所述第一深度。可选的，所述第三深度的范围为30nm～150nm，所述第四深度的范围为30nm～150nm；所述第三深度与所述第四深度的深度差为0nm～5nm。可选的，还包括：位于第二阱区内的第三隔离层；所述位线栅极结构位于所述第三隔离层和第二隔离层之间的第二阱区表面。可选的，还包括：位于第一阱区内的体掺杂区，所述体掺杂区和源线掺杂区之间由所述第二隔离层相互隔离。可选的，所述位线栅极结构包括：位于第二阱区表面的第二介质层；位于第二介质层表面的位线栅极层。可选的，所述第一介质层的厚度大于所述第二介质层的厚度。可选的，所述第一介质层的厚度范围为大于2nm；所述第二介质层的厚度范围为0nm～5nm。可选的，所述第一介质层的材料包括氧化硅；所述第二介质层的材料包括氧化硅。可选的，还包括：位于所述衬底表面的第四隔离层，所述第四隔离层内具有字线结构、源线结构以及位线结构，所述字线结构与所述字线栅极结构电连接，所述位线结构与所述位线栅极结构电连接，所述源线结构与所述源线掺杂区电连接。可选的，所述第一阱区的掺杂类型为P型，所述第二阱区的掺杂类型为N型。可选的，所述体掺杂区的掺杂类型为P型，所述源线掺杂区的掺杂类型为N型。相应的，本专利技术技术方案还提供一种形成上述任一存储器的方法，包括：提供衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区和第二阱区的掺杂类型相反；在所述第一阱区内和第二阱区内形成第一沟槽和位于第一沟槽内的字线栅极结构，且所述第一沟槽自第一阱区延伸至第二阱区；在所述字线栅极结构表面形成第一隔离层；在所述第一阱区内形成第二隔离层；在所述第一阱区内形成源线掺杂区，所述源线掺杂区位于所述第一隔离层和第二隔离层之间；在所述第二阱区表面形成位线栅极结构。可选的，所述第一沟槽和字线栅极结构的形成方法包括：在所述衬底表面形成第一掩膜层，所述第一掩膜层暴露出部分第一阱区和第二阱区表面；以所述第一掩膜层为掩膜刻蚀所述衬底，在所述第一阱区内和第二阱区内形成初始第一沟槽；在所述衬底表面和初始第一沟槽内形成第一介质层；在所述第一介质层表面形成初始字线栅极材料层；平坦化所述初始字线栅极材料层，直至暴露出所述衬底表面，在所述初始第一沟槽内形成字线栅极材料层；回刻蚀所述字线栅极材料层至所述第四深度，在所述初始第一沟槽内形成初始字线栅极层；在所述初始字线栅极层表面形成第二掩膜层，所述第二掩膜层暴露出所述初始第一沟槽内的部分初始字线栅极层表面；以所述第二掩膜层为掩膜刻蚀暴露出的部分所述初始字线栅极层，直至暴露出所述初始第一沟槽底部的第一介质层表面，形成所述第一沟槽和位于第一沟槽内的字线栅极结构。可选的，在所述初始字线栅极层表面形成第二掩膜层后，还包括：以所述第二掩膜层为掩膜刻蚀暴露出的部分所述初始字线栅极层，暴露出所述初始第一沟槽底部的第一介质层表面后，去除所述暴露出的第一介质层，刻蚀所述初始第一沟槽底部的第二阱区，形成所述第一沟槽和位于第一沟槽内的字线栅极结构。可选的，形成所述第一介质层的工艺包括化学气相沉积、原子层沉积工艺或者原位水汽生长工艺。可选的，所述位线栅极结构的形成方法包括：在所述衬底表面形成第二介质层；在所述第二介质层表面形成位线栅极材料层；在所述位线栅极材料层表面形成第三掩膜层，所述第三掩膜层暴露出部分位线栅极材料层表面；以所述第三掩膜层为掩膜刻蚀所述位线栅极材料层，直至暴露出所述第二介质层表面，形成所述位线栅极结构。可选的，形成所述第二介质层的工艺包括化学气相沉积、原子层沉积工艺或者原位水汽生长工艺。可选的，所述第一隔离层和所述第二隔离层同时形成。与现有技术相比，本专利技术的技术方案具有以下有益效果：本专利技术技术方案中的存储器，所述字线栅极结构位于所述第一沟槽内，所述第一隔离层位于所述字线栅极结构表面且填充满所述第一沟槽，使得所述衬底在平行于衬底表面方向上的利用率提高，节省了所述存储器在平行于衬底表面方向上的空间，所形成的存储器结构占用的面积缩小，提高了器件的集成度。进一步，所述第一深度大于所述第二深度，所述第一深度较大，则所述存储器在垂直方向上的沟道变短，使得所述存储器的电流增大；同时，所述第一深度较大，则电子在所述第二阱区的运动距离变长，所述第二阱区内的电路的电阻变大，则所述第二阱区内的电路的分压变大，使得位于第一阱区和第二阱区之间的PN结分压变小，从而不易被击穿。综上，提升了所述存储器的性能。附图说明图1至图11是本专利技术一实施例中存储器的形成过程的截面结构示意图；图12至图15是本专利技术另一实施例中存储器的形成过程的截面结构示意图；图16至图17是本专利技术另一实施例中存储器的形成过程的截面结构示意图；图18至图19是本专利技术另一实施例中存储器的形成过程的截面结构示意图。具体实施方式如
技术介绍
所述，现有的反熔丝存储器所占用的面积较大。具体的，所述反熔丝存储器的字线栅极结构与位线栅极结构处于同一个平面，而所述字线栅极结构与所述位线栅极结构之间需要隔离结构进行隔离，则所述隔离结构与所述字线栅极结构和所述位线栅极结构都位于所述衬底表面，从而使得所述反熔丝存储器整体的占用面积较大。为了解决上述问题，本发本文档来自技高网...

【技术保护点】
1.一种存储器，其特征在于，包括:衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区和第二阱区的掺杂类型相反；位于第一阱区和第二阱区内的第一沟槽，且所述第一沟槽自第一阱区延伸至第二阱区；位于所述第一沟槽内的字线栅极结构；位于所述字线栅极结构表面的第一隔离层，所述第一隔离层填充满所述第一沟槽；位于第一阱区内的第二隔离层；位于第一阱区内的源线掺杂区，所述源线掺杂区位于所述第一隔离层和第二隔离层之间；位于第二阱区表面的位线栅极结构。

【技术特征摘要】
1.一种存储器，其特征在于，包括:衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区和第二阱区的掺杂类型相反；位于第一阱区和第二阱区内的第一沟槽，且所述第一沟槽自第一阱区延伸至第二阱区；位于所述第一沟槽内的字线栅极结构；位于所述字线栅极结构表面的第一隔离层，所述第一隔离层填充满所述第一沟槽；位于第一阱区内的第二隔离层；位于第一阱区内的源线掺杂区，所述源线掺杂区位于所述第一隔离层和第二隔离层之间；位于第二阱区表面的位线栅极结构。2.如权利要求1所述的存储器，其特征在于，所述字线栅极结构包括：位于第一沟槽侧壁和底部表面的第一介质层；位于第一介质层表面的字线栅极层。3.如权利要求2所述的存储器，其特征在于，所述字线栅极层在沿衬底表面方向的宽度小于所述第一沟槽的底部宽度。4.如权利要求3所述的存储器，其特征在于，所述第一隔离层还位于所述第一沟槽底部的部分第二阱区表面。5.如权利要求1所述的存储器，其特征在于，所述第一沟槽的深度为第一深度；所述第二隔离层位于第二沟槽内，所述第二沟槽的深度为第二深度，所述第一深度大于或等于所述第二深度。6.如权利要求5所述的存储器，其特征在于，所述第一深度的范围为150nm～400nm，所述第二深度的范围为200nm～400nm。7.如权利要求5所述的存储器，其特征在于，所述字线栅极结构与所述源线掺杂区部分相邻；所述源线掺杂区的掺杂深度为第三深度，所述字线栅极结构顶部至所述第一沟槽顶部的距离为第四深度，所述第三深度大于所述第四深度，且所述第三深度小于所述第一深度。8.如权利要求7所述的存储器，其特征在于，所述第三深度的范围为30nm～150nm，所述第四深度的范围为30nm～150nm；所述第三深度与所述第四深度的深度差为0nm～5nm。9.如权利要求1所述的存储器，其特征在于，还包括：位于第二阱区内的第三隔离层；所述位线栅极结构位于所述第三隔离层和第二隔离层之间的第二阱区表面。10.如权利要求1所述的存储器，其特征在于，还包括：位于第一阱区内的体掺杂区，所述体掺杂区和源线掺杂区之间由所述第二隔离层相互隔离。11.如权利要求2所述的存储器，其特征在于，所述位线栅极结构包括：位于第二阱区表面的第二介质层；位于第二介质层表面的位线栅极层。12.如权利要求11所述的存储器，其特征在于，所述第一介质层的厚度大于所述第二介质层的厚度。13.如权利要求12所述的存储器，其特征在于，所述第一介质层的厚度范围为大于2nm；所述第二介质层的厚度范围为0nm～5nm。14.如权利要求12所述的反熔丝存储器，其特征在于，所述第一介质层的材料包括氧化硅；所述第二介质层的材料包括氧化硅。15.如权利要求1所述的存储器，其特征在于，还包括：位于所述衬底表面的第四隔离层，所述第四隔离层内具有字线结构、源线结构以及位线结构，所述字线结构与所述字线栅极结构电连接，所述位线结构与所述位线栅极结构电连接，所述源线结构与所述源线掺杂区电连接。...

【专利技术属性】
技术研发人员：朱鹏，王永耀，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32