【技术实现步骤摘要】
可感知芯片生产制造和使用电路物理完整性的PUF电路及芯片
本专利技术涉及集成电路设计领域物理不可复制函数（PUF）电路设计，具体涉及一种可感知芯片生产制造和使用电路物理完整性的PUF电路及芯片。
技术介绍
所谓物理不可复制函数（PUF）电路指定是利用芯片生产制造过程中不可避免的工艺偏差而产生输出变量的电路，电路的输出不可预测，每颗芯片中PUF电路的输出具有唯一性和不可复制性，即使芯片设计者和制造商也无法复制。PUF电路的上述特性在信息安全方面具有非常重要的用途，比如PUF电路的输出可以作为芯片的唯一标识（ID）号，可以作为芯片的指纹或密钥进而实现芯片的身份标识认证，也可以用于软硬件IP核授权管理与总量控制；如果带有PUF电路的芯片与实体物品绑定，可以进而实现实体物品的鉴别与防伪认证。特别的，如果芯片集成的PUF电路能够感知外部实体物品的细微物理特征（如外部电路特征、封装和焊接等）的不同，而产生不可复制和不可篡改的输出值，这个输出值既可作为该芯片唯一标识ID号，也可将该唯一标识ID号与实体物品唯一绑定，作为实体物品的数字身份，从而有效实现物品流通管理和防伪溯源，对于...
【技术保护点】
1.一种可感知芯片生产制造和使用电路物理完整性的PUF电路，其特征在于：包括PUF基本单元阵列和寄存器采样单元，所述PUF基本单元阵列包括至少一个PUF基本单元，所述PUF基本单元包括差分运算放大电路LSSA和至少两个信号输入端LSSAIN，所述信号输入端LSSAIN通过芯片基片表面封装引线连接Bump或引脚PAD与封装在芯片内部或者设于芯片外部的导线、或焊锡、或外部电路相连，所述信号输入端LSSAIN分别与差分运算放大电路LSSA的差分输入端相连，所述差分运算放大电路LSSA的输出端与寄存器采样单元的输入端相连，所述差分运算放大电路LSSA的信号输入端LSSAIN至少串接...
【技术特征摘要】
1.一种可感知芯片生产制造和使用电路物理完整性的PUF电路，其特征在于：包括PUF基本单元阵列和寄存器采样单元，所述PUF基本单元阵列包括至少一个PUF基本单元，所述PUF基本单元包括差分运算放大电路LSSA和至少两个信号输入端LSSAIN，所述信号输入端LSSAIN通过芯片基片表面封装引线连接Bump或引脚PAD与封装在芯片内部或者设于芯片外部的导线、或焊锡、或外部电路相连，所述信号输入端LSSAIN分别与差分运算放大电路LSSA的差分输入端相连，所述差分运算放大电路LSSA的输出端与寄存器采样单元的输入端相连，所述差分运算放大电路LSSA的信号输入端LSSAIN至少串接一个电容Cp1或Cn1后与电源VDD相连。2.根据权利要求1所述的可感知芯片生产制造和使用电路物理完整性的PUF电路，其特征在于：所述PUF基本单元还包括多个控制开关单元，所述多个控制开关单元包括第一开关单元、第二开关单元以及第三开关单元，所述第一开关单元的开关控制信号为控制信号SEL的逻辑取反电平信号，所述第一开关单元串接差分运算放大电路LSSA的输入引脚和信号输入端LSSAIN之间；所述第二开关单元的控制信号为控制信号C的反电平信号，所述第二开关单元串接在信号输入端LSSAIN、电源VDD之间，所述第三开关单元的控制信号为控制信号C，差分运算放大电路LSSA的信号输入端LSSAIN串接的电容Cp1或Cn1均通过第三开关单元接地GND，所述差分运算放大电路LSSA具有控制信号EN。3.根据权利要求2所述的可感知芯片生产制造和使用电路物理完整性的PUF电路，其特征在于：所述差分运算放大电路LSSA包括4个MOS管M1～M4，所述多个控制开关单元...
【专利技术属性】
技术研发人员：陈晓飞，郑朝霞，文浩，王若凡，夏恒炀，
申请(专利权)人：北京智涵芯宇科技有限公司，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。