一种比较器及模数转换器制造技术

本发明专利技术提供了一种比较器及模数转换器，所述比较器在传统预放大级的基础上引入了由开关、电容和开关控制逻辑组成的负载电容调整单元，电路结构非常简单，不会明显增加电路设计的开销；当比较器处于噪声敏感区域时，开关导通使得电容接入预放大级尾电流管漏极，在不降低预放大级带宽的情况下增加了输入管工作在饱和区的时间，降低了比较器的噪声，提升了比较器的精度；当比较器处于噪声不敏感区域或者复位阶段时，开关关断使得电容和预放大级尾电流管漏极断开，从而进一步提高了比较器的速度；同时，还引入了增益自举单元，形成了正反馈结构，增加了预放大级的增益和比较器速度；基于上述结构设计，降低了整个锁存器的静态功耗和时钟设计难度。

A Comparator and A/D Converter

【技术实现步骤摘要】
一种比较器及模数转换器
本专利技术涉及集成电路
，尤其是涉及一种比较器及模数转换器。
技术介绍
近年来，随着集成电路制造技术的不断发展，CMOS器件的特征尺寸不断减小，集成电路的工作电压也不断降低，在深亚微米工艺下，模数转换器的工作速度得到了极大的提高，同时，功耗进一步降低。但是，作为模数转换器的核心组成部分，比较器的性能成了高速低功耗设计的瓶颈。传统的几种比较器结构，很难同时满足速度、功耗和低电源电压等要求。在精度要求较低的场合，可以采用单级锁存器结构作为比较器结构，单级锁存器结构的优点在于速度快，功耗低，但其缺点是噪声和失调较大；在精度要求较高的场合，为了抑制单级锁存器结构的高噪声和高失调缺点，比较器通常采用多级预放大级级联后再与锁存器相连的结构，其噪声一样较大，为抑制噪声多是增加其预放大级的负载电容，但预放大级负载电容的存在会降低其复位速度、增加其功耗。因此，目前急需一种速度快、功耗低、噪声小的比较器。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种新的比较器结构，用于解决现有技术中比较器的速度与噪声之间的矛盾。为实现上述目的及其他相关目的，本专利技术提供一种比较器，包括：至少一级预放大级，每级所述预放大级包括预放大级主单元及负载电容调整单元，所述预放大级主单元的输入端接第一输入信号和第二输入信号，所述预放大级主单元对所述第一输入信号和所述第二输入信号进行放大，所述负载电容调整单元接所述预放大级主单元以调整所述预放大级主单元的负载电容，当所述比较器处于噪声敏感区域时，通过所述负载电容调整单元对所述预放大级主单元施加负载电容以抑制噪声，当所述比较器处于噪声不敏感区域或者复位阶段时，切断所述负载电容调整单元施加的负载电容以提高所述比较器的速度；锁存器，所述第一输入信号和所述第二输入信号经至少一级所述预放大级放大后输入所述锁存器。可选地，每级所述预放大级还包括预放大级增益自举单元，所述预放大级增益自举单元接所述预放大级主单元的输出端以形成正反馈。可选地，所述比较器包括一级所述预放大级，所述预放大级中预放大级主单元的输入端接所述第一输入信号和所述第二输入信号，所述预放大级中预放大级主单元的输出端接所述锁存器的输入端。可选地，所述比较器包括多级所述预放大级，第一级所述预放大级中预放大级主单元的输入端接所述第一输入信号和所述第二输入信号，多级所述预放大级中的预放大级主单元级联，最后一级所述预放大级中预放大级主单元的输出端接所述锁存器的输入端。可选地，所述预放大级主单元为差分放大结构，所述预放大级主单元包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管以及第二PMOS管；所述第一NMOS管的源极接地，所述第一NMOS管的栅极接第一控制信号，所述第一NMOS管的漏极接第一节点；所述第二NMOS管的源极接所述第一节点，所述第二NMOS管的栅极接所述第一输入信号，所述第二NMOS管的漏极接第二节点；所述第三NMOS管的源极接所述第一节点，所述第三NMOS管的栅极接所述第二输入信号，所述第三NMOS管的漏极接第三节点；所述第一PMOS管的漏极接所述第二节点，所述第一PMOS管的栅极接所述第一控制信号，所述第一PMOS管的源极接工作电压；所述第二PMOS管的漏极接所述第三节点，所述第二PMOS管的栅极接所述第一控制信号，所述第二PMOS管的源极接所述工作电压。可选地，所述负载电容调整单元包括电容和开关，所述电容的一端接地，所述电容的另一端接所述开关的输入端，所述开关的控制端接第三控制信号，所述开关的输出端接所述第一节点。可选地，所述预放大级增益自举单元包括第三PMOS管、第四PMOS管以及第五PMOS管；所述第三PMOS管的漏极接所述第三节点，所述第三PMOS管的栅极接所述第二节点，所述第三PMOS管的源极接第四节点；所述第四PMOS管的漏极接所述第二节点，所述第四PMOS管的栅极接所述第三节点，所述第四PMOS管的源极接所述第四节点；所述第五PMOS管的漏极接所述第四节点，所述第五POMS管的栅极接第二控制信号，所述第五POMS管的源极接所述工作电压；其中，所述第二控制信号是所述第一控制信号的反相信号。可选地，所述锁存器包括采样单元及保持单元；所述采样单元的输入端接最后一级所述预放大级中预放大级主单元的输出端，所述采样单元对最后一级所述预放大级的第一输出信号与第二输出信号进行采样；所述采样单元的输出端接所述保持单元，所述保持单元对最后一级所述预放大级的第一输出信号与第二输出信号进行保持。可选地，所述采样单元包括第四NMOS管、第五NMOS管、第六NMOS管、第六PMOS管及第七PMOS管；所述第四NMOS管的源极接地，所述第四NMOS管的栅极接所述第一控制信号，所述第四NMOS管的漏极接第五节点；所述第五NMOS管的源极接所述第五节点，所述第五NMOS管的栅极接所述第二节点，所述第五NMOS管的漏极接第六节点；所述第六NMOS管的源极接所述第五节点，所述第六NMOS管的栅极接所述第三节点，所述第六NMOS管的漏极接第七节点；所述第六PMOS管的漏极接所述第六节点，所述第六PMOS管的栅极接所述第一控制信号，所述第六PMOS管的源极接所述工作电压；所述第七PMOS管的漏极接所述第七节点，所述第七PMOS管的栅极接所述第一控制信号，所述第七PMOS管的源极接所述工作电压。可选地，所述保持单元包括第七NMOS管、第八NMOS管、第九NMOS管、第八PMOS管及第九PMOS管；所述第七NMOS管的源极接地，所述第七NMOS管的栅极接所述第一控制信号，所述第七NMOS管的漏极接第八节点；所述第八NMOS管的源极接所述第八节点，所述第八NMOS管的栅极接所述第七节点，所述第八NMOS管的漏极接所述第六节点；所述第九NMOS管的源极接所述第八节点，所述第九NMOS管的栅极接所述第六节点，所述第九NMOS管的漏极接所述第七节点；所述第八PMOS管的漏极接所述第六节点，所述第八PMOS管的栅极接所述第七节点，所述第八PMOS管的源极接所述工作电压；所述第九PMOS管的漏极接所述第七节点，所述第九PMOS管的栅极接所述第六节点，所述第九PMOS管的源极接所述工作电压。此外，为实现上述目的及其他相关目的，本专利技术还提供一种模数转换器，所述模数转换器包括上述任一项所述的比较器。如上所述，本专利技术的比较器具有以下有益效果：1)、通过设置在预放大级主单元的输出端的预放大级增益自举单元，在预放大级中引入了正反馈结构，增加了预放大级的增益和比较器的速度；2)、通过预放大级主单元接负载电容调整单元的结构设计，可有效调整预放大级主单元的负载电容，当比较器处于噪声敏感区域时施加负载电容以抑制噪声，当比较器处于噪声不敏感区域或者复位阶段时切断负载电容以提高比较器的速度，能同时兼顾平衡比较器的高速度与低噪声需求。附图说明图1显示为多级级联比较器的原理示意图。图2显示为传统一级预放大级和一级锁存器级联比较器的电路图。图3显示为传统一级预放大级和一级锁存器级联高精度比较器的电路图。图4显示为本专利技术实施例一中比较器的电路图。图5显示为本专利技术实施例一中比较器的工作时序图。图6显示为本专利技术实施例一中比较器的关键信号变化示意图。图本文档来自技高网...

【技术保护点】
1.一种比较器，其特征在于，包括：至少一级预放大级，每级所述预放大级包括预放大级主单元及负载电容调整单元，所述预放大级主单元的输入端接第一输入信号和第二输入信号，所述预放大级主单元对所述第一输入信号和所述第二输入信号进行放大，所述负载电容调整单元接所述预放大级主单元以调整所述预放大级主单元的负载电容，当所述比较器处于噪声敏感区域时，通过所述负载电容调整单元对所述预放大级主单元施加负载电容以抑制噪声，当所述比较器处于噪声不敏感区域或者复位阶段时，切断所述负载电容调整单元施加的负载电容以提高所述比较器的速度；锁存器，所述第一输入信号和所述第二输入信号经至少一级所述预放大级放大后输入所述锁存器。

【技术特征摘要】
1.一种比较器，其特征在于，包括：至少一级预放大级，每级所述预放大级包括预放大级主单元及负载电容调整单元，所述预放大级主单元的输入端接第一输入信号和第二输入信号，所述预放大级主单元对所述第一输入信号和所述第二输入信号进行放大，所述负载电容调整单元接所述预放大级主单元以调整所述预放大级主单元的负载电容，当所述比较器处于噪声敏感区域时，通过所述负载电容调整单元对所述预放大级主单元施加负载电容以抑制噪声，当所述比较器处于噪声不敏感区域或者复位阶段时，切断所述负载电容调整单元施加的负载电容以提高所述比较器的速度；锁存器，所述第一输入信号和所述第二输入信号经至少一级所述预放大级放大后输入所述锁存器。2.根据权利要求1所述的比较器，其特征在于，每级所述预放大级还包括预放大级增益自举单元，所述预放大级增益自举单元接所述预放大级主单元的输出端以形成正反馈。3.根据权利要求2所述的比较器，其特征在于，所述比较器包括一级所述预放大级，所述预放大级中预放大级主单元的输入端接所述第一输入信号和所述第二输入信号，所述预放大级中预放大级主单元的输出端接所述锁存器的输入端。4.根据权利要求2所述的比较器，其特征在于，所述比较器包括多级所述预放大级，第一级所述预放大级中预放大级主单元的输入端接所述第一输入信号和所述第二输入信号，多级所述预放大级中的预放大级主单元级联，最后一级所述预放大级中预放大级主单元的输出端接所述锁存器的输入端。5.根据权利要求2所述的比较器，其特征在于，所述预放大级主单元为差分放大结构，所述预放大级主单元包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管以及第二PMOS管；所述第一NMOS管的源极接地，所述第一NMOS管的栅极接第一控制信号，所述第一NMOS管的漏极接第一节点；所述第二NMOS管的源极接所述第一节点，所述第二NMOS管的栅极接所述第一输入信号，所述第二NMOS管的漏极接第二节点；所述第三NMOS管的源极接所述第一节点，所述第三NMOS管的栅极接所述第二输入信号，所述第三NMOS管的漏极接第三节点；所述第一PMOS管的漏极接所述第二节点，所述第一PMOS管的栅极接所述第一控制信号，所述第一PMOS管的源极接工作电压；所述第二PMOS管的漏极接所述第三节点，所述第二PMOS管的栅极接所述第一控制信号，所述第二PMOS管的源极接所述工作电压。6.根据权利要求5所述的比较器，其特征在于，所述负载电容调整单元包括电容和开关，所述电容的一端接地，所述电容的另一端接所述开关的输入端，所述开关的控制端接第三控制信号，所述开关的输出端接所述第一节点。7.根据权利要求5或6所述的比较器，其特征在于，所述预放大级增益自举单元包括第三PMOS管、第四PMOS管以及第...

【专利技术属性】
技术研发人员：徐代果，蒋和全，李儒章，王健安，陈光炳，付东兵，王育新，于晓权，李梁，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50