一种迟滞比较器电路制造技术

本申请公开了一种迟滞比较器电路，包括带隙基准比较电路、输出电路、包括独立电流源的反馈电路带隙基准比较电路包括第一开关单元、第二开关单元、第一电阻及第二电阻。第一开关单元的控制端与第二开关单元的控制端连接；第一开关单元的第一端与输出电路的第一端连接；第二开关单元的第一端与输出电路的第二端连接；第一电阻连接于第一开关单元的第二端与第二开关单元的第二端之间；第二电阻连接于第一开关单元的第二端与接地端之间。根据本申请中带隙基准比较电路的各元件连接关系，可得到温度系数为零的基准电压并将其作为阈值电压，由于本申请中带隙基准比较电路元件数量少、结构简单，使得比较器的整体电路更简单、占用面积较少。

A Hysteresis Comparator Circuit

【技术实现步骤摘要】
一种迟滞比较器电路
本专利技术涉及比较器结构设计领域，特别涉及一种迟滞比较器电路。
技术介绍
众所周知，作为关键的单元电路，比较器广泛应用于模拟电路和混合电路中。随着集成电路规模和芯片功能复杂程度的不断提高，需要比较器的面积更小、性能更稳定。为了提高比较器的性能，一般从降低参考电压对温度的敏感度和引入正反馈的迟滞回环传输特性以提高比较器抗干扰能力两方面进行设计。而目前的相关方案中，迟滞比较器需要温度性能好的参考电压，现有技术一般通过基准源模块来产生对温度不敏感的基准电压，使得整个比较器电路庞大复杂；同时基准源模块的最低输入电压为1.2V，要获得一个与温度、电压电源无关的基准源，整个电路的电源电压必须超过2V，否则比较器无法工作。因此，如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种具有带隙结构的迟滞比较器电路。其具体方案如下：一种迟滞比较器电路，包括带隙基准比较电路、输出电路、包括独立电流源的反馈电路，其中：所述带隙基准比较电路包括第一开关单元、第二开关单元、第一电阻及第二电阻；所述第一开关单元的控制端与所述第二开关单元的控制端连接；所述第一开关单元的第一端与所述输出电路的第一端连接；所述第二开关单元的第一端与所述输出电路的第二端连接；所述第一电阻连接于所述第一开关单元的第二端与所述第二开关单元的第二端之间；所述第二电阻连接于所述第一开关单元的第二端与接地端之间；所述反馈电路的第一控制端与所述输出电路的输出端连接以获取输出信号并根据所述输出信号生成迟滞反馈信号，所述反馈电路的第二控制端接收输入信号，所述反馈电路的输出端与所述第一开关单元的控制端连接以输出所述迟滞反馈信号和所述输入信号的信号和。优选地，所述反馈电路具体包括所述独立电流源、第一PMOS、第二PMOS、第三PMOS、第一NMOS、第二NMOS、第三NMOS、第四NMOS、第五NMOS、第三电阻，其中：所述独立电流源的正极与预设电位、所述第一PMOS的源极、所述第二PMOS的源极均相连，其负极与所述第三PMOS的源极、所述第二NMOS的漏极、所述第三NMOS的漏极和栅极、所述第四NMOS的栅极、所述第五NMOS的栅极均连接；所述第三PMOS的栅极与所述第一NMOS的栅极连接后作为所述第一控制端；所述第二PMOS的漏极与所述第三电阻的第一端连接；所述第五NMOS的漏极与所述第三电阻的第二端连接后作为所述第二控制端；所述第三PMOS的漏极与所述第一NMOS的漏极、所述第二NMOS的栅极均连接；所述第一NMOS的源极与所述第二NMOS的源极、所述第三NMOS的源极、所述第四NMOS的源极、第五NMOS的源极均接地；所述第一PMOS的栅极与漏极均与所述第四NMOS的漏极连接。优选地，所述独立电流源和所述第三电阻具体用于调节所述反馈电路的迟滞电压。优选地，所述第二NMOS、所述第三NMOS、所述第四NMOS、所述第五NMOS的电流比为预设比例。优选地，所述输出电路包括第四PMOS、第五PMOS、第六PMOS、第七PMOS、第六NMOS及第七NMOS，其中：所述第四PMOS的源极与所述第五PMOS的源极、所述第六PMOS的源极和所述第七PMOS的源极均连接于所述预设电位；所述第四PMOS的栅极、漏极与所述第五PMOS的栅极均连接，作为所述输出电路的第一端；所述第六PMOS的栅极、漏极与所述第七PMOS的栅极均连接，作为所述输出电路的第二端；所述第七PMOS的漏极与所述第七NMOS的漏极连接，作为所述输出电路的输出端；所述第五PMOS的漏极、所述第六NMOS的漏极和栅极、所述第七NMOS的栅极均连接；所述第六NMOS的源极与所述第七NMOS的源极均接地。优选地，所述输出电路还包括反相器，所述反相器的输入端与所述第七PMOS的漏极连接，其输出端作为所述输出电路的输出端。优选地，所述第一电阻和所述第二电阻具体用于设置所述第一开关单元的控制端的阈值电压，以使所述阈值电压的温度系数为零。优选地，所述第一开关单元和所述第二开关单元均为三极管。本专利技术公开了一种迟滞比较器电路，包括带隙基准比较电路、输出电路、包括独立电流源的反馈电路，其中：所述带隙基准比较电路包括第一开关单元、第二开关单元、第一电阻及第二电阻；所述第一开关单元的控制端与所述第二开关单元的控制端连接；所述第一开关单元的第一端与所述输出电路的第一端连接；所述第二开关单元的第一端与所述输出电路的第二端连接；所述第一电阻连接于所述第一开关单元的第二端与所述第二开关单元的第二端之间；所述第二电阻连接于所述第一开关单元的第二端与接地端之间；所述反馈电路的第一控制端与所述输出电路的输出端连接以获取输出信号并根据所述输出信号生成迟滞反馈信号，所述反馈电路的第二控制端接收输入信号，所述反馈电路的输出端与所述第一开关单元的控制端连接以输出所述迟滞反馈信号和所述输入信号的信号和。根据本专利技术中带隙基准比较电路的各元件连接关系，第一开关单元和第二开关单元的控制端基准电压可调，当选择合适的参数，即可得到温度系数为零的基准电压并将其作为阈值电压，由于本专利技术中带隙基准比较电路元件数量少、结构简单，使得比较器的整体电路更简单、占用面积较少；同时，本专利技术中的比较器在电源电压大于1.2V时就可工作，相比较现有技术中必须超过2V，本专利技术中电源电压的允许范围更大。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例中一种迟滞比较器电路的结构分布图；图2为本专利技术实施例中一种电路仿真时通过开关单元的电流曲线图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例公开了一种迟滞比较器电路，参见图1所示，包括带隙基准比较电路1、输出电路2、包括独立电流源I的反馈电路3，其中：带隙基准比较电路1包括第一开关单元Q1、第二开关单元Q2、第一电阻R1及第二电阻R2；第一开关单元Q1的控制端与第二开关单元Q2的控制端连接；第一开关单元Q1的第一端与输出电路2的第一端连接；第二开关单元Q2的第一端与输出电路2的第二端连接；第一电阻R1连接于第一开关单元Q1的第二端与第二开关单元Q2的第二端之间；第二电阻R2连接于第一开关单元Q1的第二端与接地端GND之间；反馈电路3的第一控制端与输出电路2的输出端连接以获取输出信号Vout并根据所述输出信号Vout生成迟滞反馈信号，反馈电路3的第二控制端接收输入信号Vin，反馈电路3的输出端与所述第一开关单元Q1的控制端连接以输出所述迟滞反馈信号和所述输入信号Vin的信号和。可以理解的是，带隙基准比较电路1的第一开关单元Q1和第二开关单元Q2的第一端和第二端，均按照其内部电流流向确定，其中电流流入内部本文档来自技高网...

【技术保护点】
1.一种迟滞比较器电路，其特征在于，包括带隙基准比较电路、输出电路、包括独立电流源的反馈电路，其中：所述带隙基准比较电路包括第一开关单元、第二开关单元、第一电阻及第二电阻；所述第一开关单元的控制端与所述第二开关单元的控制端连接；所述第一开关单元的第一端与所述输出电路的第一端连接；所述第二开关单元的第一端与所述输出电路的第二端连接；所述第一电阻连接于所述第一开关单元的第二端与所述第二开关单元的第二端之间；所述第二电阻连接于所述第一开关单元的第二端与接地端之间；所述反馈电路的第一控制端与所述输出电路的输出端连接以获取输出信号并根据所述输出信号生成迟滞反馈信号，所述反馈电路的第二控制端接收输入信号，所述反馈电路的输出端与所述第一开关单元的控制端连接以输出所述迟滞反馈信号和所述输入信号的信号和。

【技术特征摘要】
1.一种迟滞比较器电路，其特征在于，包括带隙基准比较电路、输出电路、包括独立电流源的反馈电路，其中：所述带隙基准比较电路包括第一开关单元、第二开关单元、第一电阻及第二电阻；所述第一开关单元的控制端与所述第二开关单元的控制端连接；所述第一开关单元的第一端与所述输出电路的第一端连接；所述第二开关单元的第一端与所述输出电路的第二端连接；所述第一电阻连接于所述第一开关单元的第二端与所述第二开关单元的第二端之间；所述第二电阻连接于所述第一开关单元的第二端与接地端之间；所述反馈电路的第一控制端与所述输出电路的输出端连接以获取输出信号并根据所述输出信号生成迟滞反馈信号，所述反馈电路的第二控制端接收输入信号，所述反馈电路的输出端与所述第一开关单元的控制端连接以输出所述迟滞反馈信号和所述输入信号的信号和。2.根据权利要求1所述迟滞比较器电路，其特征在于，所述反馈电路具体包括所述独立电流源、第一PMOS、第二PMOS、第三PMOS、第一NMOS、第二NMOS、第三NMOS、第四NMOS、第五NMOS、第三电阻，其中：所述独立电流源的正极与预设电位、所述第一PMOS的源极、所述第二PMOS的源极均相连，其负极与所述第三PMOS的源极、所述第二NMOS的漏极、所述第三NMOS的漏极和栅极、所述第四NMOS的栅极、所述第五NMOS的栅极均连接；所述第三PMOS的栅极与所述第一NMOS的栅极连接后作为所述第一控制端；所述第二PMOS的漏极与所述第三电阻的第一端连接；所述第五NMOS的漏极与所述第三电阻的第二端连接后作为所述第二控制端；所述第三PMOS的漏极与所述第一NMOS的漏极、所述第二NMOS的栅极均连接；所述第一NMOS的源极与所述第二NMOS的源极、所述第...

【专利技术属性】
技术研发人员：李瑞辉，余凯，李思臻，黄钰籴，
申请(专利权)人：广东工业大学，
类型：发明
国别省市：广东,44