低延迟低电压电流比较器及电路模块制造技术

本发明专利技术提供了一种低延迟低电压电流比较器及电路模块。根据本发明专利技术的基于改进共源共栅电流镜的低延迟低电压电流比较器包括：基于共源共栅电流镜级改进电路和放大级电路，其中改进型共源共栅电流镜级电路的输出端连接至放大级电路的输入端。本发明专利技术提供了一种电流比较器，其具有较低的功耗和较低的比较延迟；其中，本发明专利技术的电路改进基于共源共栅电流镜，改进后的结构能够工作在低电源电压；共源共栅结构的引入使得电路输入级具有较大的输出阻抗，并通过放大级对信号放大，以得到轨对轨输出电平。

【技术实现步骤摘要】
低延迟低电压电流比较器及电路模块
本专利技术涉及电子电路领域，尤其涉及一种基于改进共源共栅电流镜的低延迟低电压电流比较器及电路模块。
技术介绍
随着集成电路的发展，高性能的电路设计成为了难题，电流模电路相比于电压模电路具有更好的传输特性。在高频工作时不需要考虑杂散电容和寄生电容的影响，并且能够在低电源电压工作，在静态工作点固定的情况比电压模电路具有更好的输入裕度特性。电流比较器作为ADC(Analog-to-DigitalConverter，模数转换器)的接口，负责将模拟信号转化成数字信号，所以电流比较器的性能好坏对ADC的性能有很大影响。通常电流比较器在FlashADC中不是单独存在，当其功耗过高时会严重影响到整个ADC的性能。对于电流比较器，通常关心的是它的功耗和传播延迟，因此，设计低功耗低延迟的电流比较器是非常重要的。电流比较器通常分为两类，第一类是将输入电流与电路的静态工作电流进行比较，该电路的原理图1所示，A1是电路的输入级，负责将电流转换为可供增益级处理的电压，A2作为反馈，控制电路的阻抗特性和幅频特性，并且能够改善电路的传输特性，A3作为增益级使得电路能够产生轨对轨输出电压，C1和C2为节点电容和杂散电容。该类型电路可以用于简单的电流修正比如CMFB(共模反馈)电路。第二类是比较双端输入电流，该结构通常是由差分结构组成，常用到差分放大器，差分放大器可以抑制共模噪声并且提高电路的处理的精度，但该类型电路的缺点是提高了电路的复杂性和流片的面积与成本，通常该结构适用于并行的ADC。电流比较器的输入级通常可以通过简单的电流镜来实现，但由于电流镜的有限的输出阻抗和电流传递误差，使得电路的优化通常需要改善电路的恒流特性。1994年，Traff等人提出了基于源随级的电流比较器如图2所示，该结构具有低延迟和高精度的特点，但是该结构存在一个严重的缺点，在输入裕度范围内有部分存在死区，亦即在输入电压动态范围内，小部分信号输入可能存在死区(无法正常输出信号，即输入管M01与M02同时关断)。为了改进传统的电流比较器，Badal等人提出了基于威尔逊电流镜的电流比较器，其原理图如图3所示，该比较器的原理是通过威尔逊电流镜将输入电流传递到输出级，并通过产生的输出电流以及较高的输出阻抗，将电流信号转换为电压信号。该结构取得了良好的比较精度，但该结构不适用于低压应用，当电源电压小于1V时，输入管很难保持全部饱和，从而会导致部分电路的非线性失真。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够工作在低电源电压下并且具有较低的功耗和较低的比较延迟的基于改进共源共栅电流镜的低延迟低电压电流比较器。根据本专利技术，提供了一种基于改进共源共栅电流镜的低延迟低电压电流比较器，包括：共源共栅电流镜级电路和放大级电路，其中共源共栅电流镜级电路的输出端连接至放大级电路的输入端。优选地，共源共栅电流镜级电路包括：基准电流源、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；其中，第一NMOS晶体管和第二NMOS晶体管的源极接地；第一NMOS晶体管的栅极和第二NMOS晶体管的栅极互连并连接至第三NMOS晶体管的栅极和第四NMOS晶体管的栅极，作为输入端；第一NMOS晶体管的漏极连接至第四NMOS晶体管的源极，第二NMOS晶体管的漏极连接至第三NMOS晶体管的源极；第三NMOS晶体管的栅极、第四NMOS晶体管的栅极、第四NMOS晶体管的漏极均连接至基准电流源；第三NMOS晶体管的漏极作为输出端。优选地，共源共栅电流镜级电路中与输入端连接的MOS晶体管的沟道长宽比比例是1:1。优选地，放大级电路包括：依次连接的电平移位级、放大级和反相器。优选地，电平移位级包括：第一放大级电路NMOS晶体管、第二放大级电路NMOS晶体管和第三放大级电路PMOS晶体管；其中第一放大级电路NMOS晶体管的栅极和第二放大级电路NMOS晶体管的栅极相连作为输入端以接收输入信号；第三放大级电路PMOS晶体管的栅极接收基准输入信号，第一放大级电路NMOS晶体管的漏极和第二放大级电路NMOS晶体管的源极相连，第二放大级电路NMOS晶体管的漏极连接至第三放大级电路PMOS晶体管的漏极，第一放大级电路NMOS晶体管的源极接地，第三放大级电路PMOS晶体管的源极接电源电压。优选地，放大级包括：第四放大级电路NMOS晶体管、第五放大级电路PMOS晶体管、第六放大级电路PMOS晶体管、以及第七放大级电路NMOS晶体管；其中，第四放大级电路NMOS晶体管的栅极连接至电平移位级的输出端，第五放大级电路PMOS晶体管的栅极接基准输入信号，第四放大级电路NMOS晶体管的漏极和第五放大级电路PMOS晶体管的漏极相连并连接至第七放大级电路NMOS晶体管的栅极，第四放大级电路NMOS晶体管的源极和第七放大级电路NMOS晶体管的源极接地，第五放大级电路PMOS晶体管的源极和第六放大级电路PMOS晶体管的源极接电源电压，第六放大级电路PMOS晶体管的栅极接另一基准输入信号，第六放大级电路PMOS晶体管的漏极以及第七放大级电路NMOS晶体管的漏极相连作为放大级的输出端。优选地，反相器包括：第八放大级电路PMOS晶体管以及第九放大级电路NMOS晶体管；其中第八放大级电路PMOS晶体管的源极接电源电压，第九放大级电路NMOS晶体管的源极接地，第八放大级电路PMOS晶体管的栅极和第九放大级电路NMOS晶体管的栅极相连并连接至放大级的输出端，第八放大级电路PMOS晶体管的漏极和第九放大级电路NMOS晶体管的漏极相连并作为反相器的输出端。本专利技术还提供了一种电路模块，包括上述基于改进共源共栅电流镜的低延迟低电压电流比较器。本专利技术提供了一种电流比较器，其具有较低的功耗和较低的比较延迟；其中，本专利技术的电路改进基于共源共栅电流镜，改进后的结构能够工作在低电源电压；共源共栅结构的引入使得电路输入级具有较大的输出阻抗，并通过放大级对信号放大，以得到轨对轨输出电平。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了电路比较器的基本原理。图2示意性地示出了现有技术提出的改进的基于源随级的电流比较器。图3示意性地示出了基于威尔逊电流镜的电流比较器。图4示意性地示出了根据本专利技术优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器的总体结构框图。图5示意性地示出了根据本专利技术优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器采用的改进型电流镜。图6示意性地示出了根据本专利技术优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器采用的改进型电流镜输出阻抗小信号模型。图7示意性地示出了根据本专利技术优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器采用的放大级电路。图8示意性地示出了根据本专利技术优选实施例的基于改进共源共栅电流镜的低延迟低电压电流比较器的示例结构。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附本文档来自技高网...

【技术保护点】
1.一种基于改进共源共栅电流镜的低延迟低电压电流比较器，其特征在于包括：共源共栅电流镜级电路和放大级电路，其中共源共栅电流镜级电路的输出端连接至放大级电路的输入端。

【技术特征摘要】
1.一种基于改进共源共栅电流镜的低延迟低电压电流比较器，其特征在于包括：共源共栅电流镜级电路和放大级电路，其中共源共栅电流镜级电路的输出端连接至放大级电路的输入端。2.根据权利要求1所述的基于改进共源共栅电流镜的低延迟低电压电流比较器，其特征在于，共源共栅电流镜级电路包括：基准电流源、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；其中，第一NMOS晶体管和第二NMOS晶体管的源极接地；第一NMOS晶体管的栅极和第二NMOS晶体管的栅极互连并连接至第三NMOS晶体管的栅极和第四NMOS晶体管的栅极，作为输入端；第一NMOS晶体管的漏极连接至第四NMOS晶体管的源极，第二NMOS晶体管的漏极连接至第三NMOS晶体管的源极；第三NMOS晶体管的栅极、第四NMOS晶体管的栅极、第四NMOS晶体管的漏极均连接至基准电流源；第三NMOS晶体管的漏极作为输出端。3.根据权利要求2所述的基于改进共源共栅电流镜的低延迟低电压电流比较器，其特征在于，共源共栅电流镜级电路中与输入端连接的MOS晶体管的沟道长宽比比例是1:1。4.根据权利要求1至3之一所述的基于改进共源共栅电流镜的低延迟低电压电流比较器，其特征在于，放大级电路包括：依次连接的电平移位级、放大级和反相器。5.根据权利要求4所述的基于改进共源共栅电流镜的低延迟低电压电流比较器，其特征在于，电平移位级包括：第一放大级电路NMOS晶体管、第二放大级电路NMOS晶体管和第三放大级电路PMOS晶体管；其中第一放大级电路NMOS晶体管的栅极和第二放大级电路NMOS晶体管的栅极相连作为输入端以接收输入信号；第三放大级电路PMOS晶体管的栅极接收基准输入信号，第一放大级电路NMOS晶体管的漏极和第二放大级电路NM...

【专利技术属性】
技术研发人员：余飞，高雷，宋云，刘莉，乾帅，蔡烁，
申请(专利权)人：长沙理工大学，
类型：发明
国别省市：湖南,43