比较器以及包括该比较器的显示器制造技术

本发明专利技术提供一种比较器和包括该比较器的显示器。所述比较器包括两个背对背逆变器、差分对和第一共模补偿晶体管。所述差分对具有被配置为从所述背对背逆变器接收相应的串联电流或向所述背对背逆变器提供相应的串联电流的两个输出。所述第一共模补偿晶体管被配置为向所述差分对的两个输出中的第一输出提供补偿电流或从所述差分对的两个输出中的第一输出汲取补偿电流。

Comparator and display including the comparator

【技术实现步骤摘要】
比较器以及包括该比较器的显示器
根据本专利技术的实施例的一个或多个方面涉及比较器以及包括该比较器的显示器，并且更具体地涉及在宽范围共模电压下具有高分辨率的比较器和包括该比较器的显示器。本申请要求2018年3月15日提交的名称为“WIDECMHIGHSENSITIVITYSTRONGARMCOMPARATOR(宽CM高灵敏度StrongArm比较器)”的美国临时申请第62/643,619号的优先权和权益，其全部内容通过引用合并于此。
技术介绍
在与电流模式逻辑对应物相比时，包括连接到两个背对背逆变器的差分对的“StrongArm”比较器可用于低静态功耗，用于产生轨到轨输出和高采样带宽。然而，对于具有高共模电压的输入信号，该比较器设计可能具有显著降低的灵敏度。因此，需要一种能够实现对具有高共模电压的输入信号的高灵敏度的比较器。
技术实现思路
示例性实施例提供了一种用于实现对具有高共模电压的输入信号的高灵敏度的比较器和包括该比较器的显示器。根据本公开的实施例，提供了一种比较器，包括：包括第一晶体管和第二晶体管的差分对，具有：连接到第一晶体管的控制端子的第一输入、连接到第二晶体管的控制端子的第二输入、连接到第一晶体管的主端子的第一输出、连接到第二晶体管的主端子的第二输出、以及公共节点；连接到差分对的公共节点的时钟使能晶体管；第一逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子；第二逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子；第一共模补偿晶体管和第二共模补偿晶体管，第一逆变器的输入连接到第二逆变器的输出，第二逆变器的输入连接到第一逆变器的输出，第一逆变器的第二串联路径端子连接到差分对的第一输出，第二逆变器的第二串联路径端子连接到差分对的第二输出，第一共模补偿晶体管连接在第一电压源和差分对的第一输出之间，第二共模补偿晶体管连接在第一电压源和差分对的第二输出之间。在一些实施例中，第一共模补偿晶体管的控制端子连接到差分对的第二输入。在一些实施例中，比较器进一步包括连接在第一电压源和差分对的第一输出之间的第一复位晶体管，第一复位晶体管的控制端子连接到时钟使能晶体管的控制端子。在一些实施例中，比较器进一步包括连接在第一电压源和第一逆变器的输出之间的第二复位晶体管，第二复位晶体管的控制端子连接到时钟使能晶体管的控制端子。在一些实施例中，比较器进一步包括连接在第一电压源和差分对的第二输出之间的第三复位晶体管，第三复位晶体管的控制端子连接到时钟使能晶体管的控制端子。在一些实施例中，比较器进一步包括连接在第一电压源和第二逆变器的输出之间的第四复位晶体管，第四复位晶体管的控制端子连接到时钟使能晶体管的控制端子。在一些实施例中：第一逆变器包括在第一电压源和差分对的第一输出之间串联连接的两个晶体管，第二逆变器包括在第一电压源和差分对的第二输出之间串联连接的两个晶体管，并且时钟使能晶体管连接在差分对的公共节点和第二电压源之间。在一些实施例中：第一电压源的电压高于第二电压源，时钟使能晶体管是n沟道MOSFET，差分对的第一晶体管是n沟道MOSFET，差分对的第二晶体管是n沟道MOSFET，第一共模补偿晶体管是n沟道MOSFET，并且第二共模补偿晶体管是n沟道MOSFET。在一些实施例中，其中第一共模补偿晶体管具有在差分对的第一晶体管的沟道宽度的80％至120％范围内的沟道宽度。在一些实施例中，第二共模补偿晶体管具有在第一共模补偿晶体管的沟道宽度的80％至120％范围内的沟道宽度。根据本公开的实施例，提供了一种比较器，包括：两个背对背逆变器，具有被配置为从背对背逆变器接收相应的串联电流或者向背对背逆变器提供相应的串联电流的两个输出的差分对，以及被配置为向差分对的两个输出中的第一输出提供补偿电流或从差分对的两个输出中的第一输出汲取补偿电流的第一共模补偿晶体管。在一些实施例中，比较器进一步包括第二共模补偿晶体管，第二共模补偿晶体管被配置为向差分对的两个输出中的第二输出提供补偿电流或从差分对的两个输出中的第二输出汲取补偿电流。在一些实施例中，比较器进一步包括时钟使能晶体管，时钟使能晶体管连接到时钟信号并且被配置为控制通过差分对的总电流。在一些实施例中，比较器进一步包括第一复位晶体管，第一复位晶体管被配置为当时钟信号为低时上拉差分对的两个输出中的第一输出。在一些实施例中，比较器进一步包括第二复位晶体管，第二复位晶体管被配置为当时钟信号为低时上拉两个背对背逆变器中的第一逆变器的输出。在一些实施例中，第一共模补偿晶体管具有在差分对的第一晶体管的沟道宽度的80％至120％范围内的沟道宽度。在一些实施例中，第二共模补偿晶体管具有在第一共模补偿晶体管的沟道宽度的80％至120％范围内的沟道宽度。根据本公开的实施例，提供了一种显示器，包括：显示面板以及驱动和控制电路，驱动和控制电路包括多个集成电路，多个集成电路中的集成电路包括比较器，比较器包括：包括第一晶体管和第二晶体管的差分对，具有：连接到第一晶体管的控制端子的第一输入、连接到第二晶体管的控制端子的第二输入、连接到第一晶体管的主端子的第一输出、连接到第二晶体管的主端子的第二输出、以及公共节点；连接到差分对的公共节点的时钟使能晶体管；第一逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子；第二逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子；第一共模补偿晶体管和第二共模补偿晶体管，第一逆变器的输入连接到第二逆变器的输出，第二逆变器的输入连接到第一逆变器的输出，第一逆变器的第二串联路径端子连接到差分对的第一输出，第二逆变器的第二串联路径端子连接到差分对的第二输出，第一共模补偿晶体管连接在第一电压源和差分对的第一输出之间，第二共模补偿晶体管连接在第一电压源和差分对的第二输出之间。在一些实施例中，第一共模补偿晶体管的控制端子连接到差分对的第二输入。在一些实施例中，其中第二共模补偿晶体管的控制端子连接到差分对的第一输入。根据示例性实施例，可以实现对具有高共模电压的输入信号的高灵敏度。附图说明本专利技术的这些和其他特征和优点将结合说明书、权利要求书和附图来领会和理解，其中：图1是比较器的示意图；图2A是比较器的示意图；图2B是示出比较器的操作的电压图；图3A是比较器的示意图；图3B是示出比较器的操作的电压图；图4是根据本专利技术实施例的比较器的示意图；并且图5是根据本专利技术的实施例的显示器的框图。具体实施方式下面结合附图阐述的详细描述旨在作为根据本专利技术提供的宽共模高分辨率比较器的示例性实施例的描述，而不是旨在表示其中本专利技术可以被构建或利用的唯一形式。该描述结合图示的实施例阐述本专利技术的特征。然而，应该理解，相同或等同的功能和结构可以通过也旨在包含在本专利技术范围内的不同的实施例来实现。如本文其他地方所示，相同的附图标记旨在指示相同的元件或特征。参见图1，在一些实施例中，比较器包括差分对110、时钟使能晶体管115、第一逆变器120(包括晶体管N3和P1)以及第二逆变器125(包括晶体管N4和P2)。差分对110包括在差分对110的公共节点116处连接在一起的两个晶体管N1和N2。差分对110具有第一输入In_n、第二输入In_p、第一输出112和第二输出114。时钟使能晶体管1本文档来自技高网...

【技术保护点】
1.一种比较器，包括：差分对，包括第一晶体管和第二晶体管，并具有：连接到所述第一晶体管的控制端子的第一输入、连接到所述第二晶体管的控制端子的第二输入、连接到所述第一晶体管的主端子的第一输出、连接到所述第二晶体管的主端子的第二输出、和公共节点，时钟使能晶体管，连接到所述差分对的所述公共节点，第一逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子，第二逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子，第一共模补偿晶体管，以及第二共模补偿晶体管，所述第一逆变器的所述输入连接到所述第二逆变器的所述输出，所述第二逆变器的所述输入连接到所述第一逆变器的所述输出，所述第一逆变器的所述第二串联路径端子连接到所述差分对的所述第一输出，所述第二逆变器的所述第二串联路径端子连接到所述差分对的所述第二输出，所述第一共模补偿晶体管连接在第一电压源和所述差分对的所述第一输出之间，所述第二共模补偿晶体管连接在所述第一电压源和所述差分对的所述第二输出之间。

【技术特征摘要】
2018.03.15 US 62/643,619;2018.08.07 US 16/057,1241.一种比较器，包括：差分对，包括第一晶体管和第二晶体管，并具有：连接到所述第一晶体管的控制端子的第一输入、连接到所述第二晶体管的控制端子的第二输入、连接到所述第一晶体管的主端子的第一输出、连接到所述第二晶体管的主端子的第二输出、和公共节点，时钟使能晶体管，连接到所述差分对的所述公共节点，第一逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子，第二逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子，第一共模补偿晶体管，以及第二共模补偿晶体管，所述第一逆变器的所述输入连接到所述第二逆变器的所述输出，所述第二逆变器的所述输入连接到所述第一逆变器的所述输出，所述第一逆变器的所述第二串联路径端子连接到所述差分对的所述第一输出，所述第二逆变器的所述第二串联路径端子连接到所述差分对的所述第二输出，所述第一共模补偿晶体管连接在第一电压源和所述差分对的所述第一输出之间，所述第二共模补偿晶体管连接在所述第一电压源和所述差分对的所述第二输出之间。2.根据权利要求1所述的比较器，其中，所述第一共模补偿晶体管的控制端子连接到所述差分对的所述第二输入。3.根据权利要求2所述的比较器，进一步包括连接在所述第一电压源和所述差分对的所述第一输出之间的第一复位晶体管，所述第一复位晶体管的控制端子连接到所述时钟使能晶体管的控制端子。4.根据权利要求3所述的比较器，进一步包括连接在所述第一电压源和所述第一逆变器的所述输出之间的第二复位晶体管，所述第二复位晶体管的控制端子连接到所述时钟使能晶体管的所述控制端子。5.根据权利要求4所述的比较器，进一步包括连接在所述第一电压源和所述差分对的所述第二输出之间的第三复位晶体管，所述第三复位晶体管的控制端子连接到所述时钟使能晶体管的所述控制端子。6.根据权利要求5所述的比较器，进一步包括连接在所述第一电压源和所述第二逆变器的所述输出之间的第四复位晶体管，所述第四复位晶体管的控制端子连接到所述时钟使能晶体管的所述控制端子。7.根据权利要求1所述的比较器，其中：所述第一逆变器包括在所述第一电压源和所述差分对的所述第一输出之间串联连接的两个晶体管，所述第二逆变器包括在所述第一电压源和所述差分对的所述第二输出之间串联连接的两个晶体管，所述时钟使能晶体管连接在所述差分对的所述公共节点和第二电压源之间。8.根据权利要求7所述的比较器，其中：所述第一电压源的电压高于所述第二电压源的电压，所述时钟使能晶体管是n沟道MOSFET，所述差分对的所述第一晶体管是n沟道MOSFET，所述差分对的所述第二晶体管是n沟道MOSFET，所述第一共模补偿晶体管是n沟道MOSFET，并且所述第二共模补偿晶体管是n沟道MOSFET。9.根据权利要求1所述的比较器，其中，所述第一共模补偿晶体管具有在所述差分...

【专利技术属性】
技术研发人员：魏达，瓦朗坦·艾布拉姆宗，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：韩国,KR