存储器控制器及具有其的存储器系统技术方案

本发明专利技术提供了一种存储器控制器和具有该存储器控制器的存储器系统。存储器控制器包括：闪存转换层，配置成输出包括命令以及与命令相关联的物理信息和逻辑信息的描述符；以及闪存接口层，配置成接收描述符，单独地存储包括在描述符中的命令、物理信息和逻辑信息，调整命令的队列，然后根据调整后的命令的队列将命令输出到存储器装置。

Memory controller and memory system with it

【技术实现步骤摘要】
存储器控制器及具有其的存储器系统相关申请的交叉引用本申请要求于2018年3月19日提交的申请号为10-2018-0031753的韩国专利申请的优先权，其全部内容通过引用并入本文。
本公开的各个实施例涉及一种存储器控制器和具有该存储器控制器的存储器系统，且更特别地，涉及一种包括闪存转换层的存储器控制器和具有该存储器控制器的存储器系统。
技术介绍
存储器系统可包括存储器装置和存储器控制器。存储器装置可存储数据或输出存储的数据。例如，存储器装置可被实施为存储的数据在电源中断时丢失的易失性存储器装置，或者被实施为存储的数据在电源中断时也被保留的非易失性存储器装置。存储器控制器可控制主机和存储器装置之间的数据通信。当存储器装置被实施为作为一种非易失性存储器装置的闪速存储器装置时，存储器控制器可包括闪存转换层以执行存储器装置与主机之间的通信。主机可通过使用诸如以下的接口协议的存储器控制器与存储器装置通信：高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SAS)。主机和存储器系统之间的接口协议不限于上述示例，并且可包括诸如以下的各种接口：通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)或电子集成驱动器(IDE)。
技术实现思路
本公开的各个实施例涉及一种具有存储器控制器的存储器系统。该存储器控制器具有改进的闪存转换层，该闪存转换层能够将命令的物理信息和逻辑信息映射到对应的描述符。本公开的实施例可提供一种存储器控制器。存储器控制器可包括：闪存转换层，配置成输出包括命令以及与命令相关联或有关的物理信息和逻辑信息的描述符；以及闪存接口层，配置成接收描述符，单独地存储包括在描述符中的命令、物理信息和逻辑信息，调整命令的队列，然后根据调整后的命令的队列将命令输出到存储器装置。本公开的实施例可提供一种存储器控制器。存储器控制器可包括：闪存转换层，配置成输出包括命令以及与命令相关联或有关的物理信息和逻辑信息的描述符；以及闪存接口层，配置成接收描述符并存储包括在描述符中的命令、物理信息和逻辑信息，并且当从闪存转换层接收到请求时，将所请求的描述符中的命令、物理信息和逻辑信息传输到闪存转换层。本公开的实施例可提供一种存储器系统。存储器系统可包括：存储器控制器，配置成响应于来自主机的请求生成命令，并且生成包括与命令相关联或有关的物理信息和逻辑信息的描述符，并且配置成当请求描述符时，输出包括在描述符中所有的命令、物理信息和逻辑信息；以及存储器装置，配置成响应于从存储器控制器输出的命令来编程数据、读取数据或擦除数据。本公开的实施例可提供一种存储器控制器。存储器控制器可包括：生成命令的命令生成器；物理信息存储缓冲器，配置成对关于命令的物理信息进行缓冲；逻辑信息存储缓冲器，配置成对关于命令的逻辑信息进行缓冲；描述符输出电路，配置成生成包括命令、与命令相关联的物理信息和逻辑信息的描述符；存储描述符的查找表；命令队列，配置成对包括在描述符中的命令进行排队；闪存接口，配置成将排队的命令提供给存储器装置以响应于所提供的命令执行操作；以及错误校正单元，配置成根据描述符执行错误校正操作，其中查找表响应于从命令生成器提供的请求，通过物理和逻辑信息存储缓冲器向命令生成器提供存储在查找表中的描述符。附图说明图1是示出根据本公开的实施例的存储器系统的示图。图2是示出图1的存储器控制器的示图。图3是示出图1的存储器装置的示图。图4是用于说明图3的第一通路的示图。图5是用于说明超级块的示图。图6是示出根据本公开的实施例的闪存转换层和操作闪存转换层的方法的示图。图7是示出图2的闪存接口层的示图。图8是用于说明图7的查找表的示图。图9和图10是示出根据本公开的实施例的操作闪存转换层的方法的示图。图11是示出图1的存储器系统的实施例的示图。图12是示出图1的存储器系统的实施例的示图。图13是示出图1的存储器系统的实施例的示图。图14是示出图1的存储器系统的实施例的示图。具体实施方式参考稍后与附图一起详细描述的示例性实施例，本公开的优点和特征及其实现方法将会清晰。本公开不限于以下实施例，而是可以其它形式实现。相反地，提供这些实施例以便使本公开彻底且充分，并且将本公开的技术实质全面地传达给本领域的技术人员。还应注意的是，在本说明书中，“连接/联接”指一个部件不仅直接地联接另一部件，而且还表示通过中间部件间接地联接另一部件。在说明书中，除非上下文另有明确表示，否则当元件被称为“包括”或“包含”部件时，并不排除其它部件，而是可进一步包括其它部件。图1是示出根据本公开的实施例的存储器系统的示图。参照图1，存储器系统1000可包括存储数据的存储器装置1100、临时存储存储器系统1000的操作所需的数据的缓冲存储器1300、以及在主机2000的控制下控制存储器装置1100和缓冲存储器1300的存储器控制器1200。主机2000可使用诸如以下的各种通信方法中的至少一种来与存储器系统1000通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)以及降低负载的DIMM(LRDIMM)通信方法。存储器装置1100可被实施为存储的数据在电源中断时丢失的易失性存储器装置，或者被实施为存储的数据在电源中断时也继续保持的非易失性存储器装置。在本实施例中，将以示例的方式描述作为一种非易失性存储器装置的闪速存储器装置。存储器控制器1200可控制存储器系统1000的全部操作，并且可控制主机2000与存储器装置1100之间的数据交换。存储器控制器1200可通过通道CH联接到存储器装置1100，并且可通过通道CH传输命令、地址和数据。例如，存储器控制器1200可响应于从主机2000接收的请求，通过通道CH将用于编程操作、读取操作或擦除操作的命令传输到存储器装置1100。存储器控制器1200可控制主机2000与缓冲存储器1300之间的数据交换，或者可将用于控制存储器装置1100的系统数据暂时存储在缓冲存储器1300中。例如，存储器控制器1200可将存储器装置1100的物理信息P_IF和与存储器系统1000的操作相关的逻辑信息L_IF传输到缓冲存储器1300，或者可从缓冲存储器1300接收物理信息和逻辑信息。缓冲存储器1300可用作存储器控制器1200的工作存储器、高速缓冲存储器或缓冲存储器，并且可临时存储物理信息和逻辑信息。在实施例中，缓冲存储器1300可包括双倍数据速率同步动态随机存取存储器(DDRSDRAM)、DDR第四代(DDR4)SDRAM、低功率DDR第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM或RambusDRAM(RDRAM)。图2是示出图1的存储器控制器的示图。参照图2，存储器控制器1200可包括闪存转换层(FTL)1210、内本文档来自技高网...

【技术保护点】
1.一种存储器控制器，包括：闪存转换层，输出包括命令以及与所述命令相关联的物理信息和逻辑信息的描述符；以及闪存接口层：接收所述描述符，单独地存储包括在所述描述符中的所述命令、所述物理信息和所述逻辑信息；调整所述命令的队列；并且根据所述命令的被调整的队列将所述命令输出到存储器装置。

【技术特征摘要】
2018.03.19 KR 10-2018-00317531.一种存储器控制器，包括：闪存转换层，输出包括命令以及与所述命令相关联的物理信息和逻辑信息的描述符；以及闪存接口层：接收所述描述符，单独地存储包括在所述描述符中的所述命令、所述物理信息和所述逻辑信息；调整所述命令的队列；并且根据所述命令的被调整的队列将所述命令输出到存储器装置。2.根据权利要求1所述的存储器控制器，其中所述闪存转换层包括：命令生成器，所述命令生成器生成命令；物理信息存储缓冲器，接收与所述命令相关联的物理信息并临时存储所述物理信息；逻辑信息存储缓冲器，接收与所述命令相关联的逻辑信息并临时存储所述逻辑信息；以及描述符输出电路，生成包括所述命令、所述物理信息和所述逻辑信息的所述描述符。3.根据权利要求2所述的存储器控制器，其中所述命令生成器：响应于从主机接收的请求生成所述命令，或者生成用于所述存储器控制器的内部操作的所述命令。4.根据权利要求2所述的存储器控制器，其中所述物理信息存储缓冲器：接收存储在缓冲存储器或内部存储器装置中的信息片中与所述命令相关联的所述物理信息，并且临时存储所述物理信息，并且将所述物理信息传输到所述描述符输出电路。5.根据权利要求2所述的存储器控制器，其中所述逻辑信息存储缓冲器：接收存储在缓冲存储器或内部存储器装置中的信息片中与所述命令相关联的所述逻辑信息，并且临时存储所述逻辑信息，并且将所述逻辑信息传输到所述描述符输出电路。6.根据权利要求2所述的存储器控制器，其中所述描述符输出电路生成对应于所述命令的描述符，使得所述物理信息和所述逻辑信息都被包括在所述描述符中。7.根据权利要求1所述的存储器控制器，其中所述物理信息和所述逻辑信息包括用于各个描述符的不同的信息片。8.根据权利要求1所述的存储器控制器，其中所述物理信息和所述逻辑信息包括与执行所述描述符时所述存储器装置的物理状态和逻辑状态相关的信息。9.根据权利要求8所述的存储器控制器，其中所述物理信息包括所述描述符中的通路信息、通道信息、存储块地址信息、页面地址信息、部分编程周期数，即NOP偏移信息、单层单元，即SLC信息、多层单元，即MLC信息和三层单元，即TLC信息中的至少一个。10.根据权利要求8所述的存储器控制器，其中所述逻辑信息包括所述描述符中的超级块索引信息、循环操作次数信息和块类型信息，与存储所述描述符的槽的数量相关联的信息，以及所述描述符中的错误校正信息中的至少一个。11.根据权利要求1所述的存储器控制器，其中所述闪存接口层包括：查找表，针对每一个槽存储包括在所述描述符中的信息；命令队列，将包括在所述描述符中的所述命令进行排队；以及闪存接口，将被排队的所述命令传输到所述存储器装置。12.根据权利要求11所述的存储器控制器，其中所述查找表包括：命令表，将包括在所述描述符中的所述命令存储在对应的槽中；物理信息表，将包括在所述描述符中的所述物理信息存储在对应的槽中；以及逻辑信息表，将包括在所述描述符中的所述逻辑信息存储在对应的槽中。...

【专利技术属性】
技术研发人员：李周映，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR