本发明专利技术涉及执行包括多个位的码字的解码的存储器控制器、解码器和方法。在解码迭代中，针对属于码字的至少一个分量码字的、这些位中的选择位，执行以下操作。基于选择位的度来偏置选择位的通道信息。基于关于是否翻转选择位的初始判决和偏置的通道信息来计算该初始判决的可靠性指示符。可靠性指示符与自适应阈值进行比较，其中基于选择位的度和来自初始判决的不满意校验(USC)信息来确定自适应阈值。然后，进行是否翻转选择位的判决。基于比较操作来更新初始判决以及选择位所属的每个分量码字的校验子。
Memory System Using Adaptive Threshold Decoding and Its Operating Method
【技术实现步骤摘要】
利用自适应阈值解码的存储器系统及其操作方法相关申请的交叉引用本申请要求于2018年3月16日提交的申请号为62/643,948的美国临时申请的权益，其全部内容通过引用并入本文。
本公开的实施例涉及一种能够利用自适应阈值执行解码方案的存储器系统及其部件以及这种存储器系统的操作方法。
技术介绍
计算机环境范例已经转变成可以被随时随地使用的普适计算系统。因此，诸如移动电话、数码相机以及笔记本计算机的便携式电子装置的使用已经迅速增加。通常，这些便携式电子装置使用具有存储器装置的存储器系统，即数据存储装置。数据存储装置被用作便携式电子装置的主存储器装置或辅助存储器装置。由于采用存储器装置的数据存储装置不具有移动部件，因此它们提供优良的稳定性、耐用性、高信息访问速度以及低功耗。具有这些优点的数据存储装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态硬盘(SSD)。SSD可以包括闪速存储器部件和控制器，该控制器包括将闪速存储器部件桥接到SSD输入/输出(I/O)接口的电子器件。SSD控制器可以包括运行诸如固件的功能部件的嵌入式处理器。SSD功能部件通常是装置特定的，并且在大多数情况下，SSD功能部件可以被更新。两种主要类型的闪速存储器以NAND和NOR逻辑门命名。各个闪速存储器单元表现出与其相应门的内部特性类似的内部特性。NAND型闪速存储器可以以块(或页面)来写入和读取，其中块(或页面)通常远小于整个存储器空间。NOR型闪速存储器允许将单个机器字(字节)写入至擦除位置或独立地读取单个机器字(字节)。NAND型闪速存储器主要在存储卡、USB闪存驱动器、固态硬盘(SSD)和类似产品中操作，以用于数据的一般存储和传输。例如，NAND型闪速存储器可以应用各种错误校正码中的任何一种来校正数据中的错误。一种这样的错误校正码是低密度奇偶校验码(LDPC)，该低密度奇偶校验码是用于恢复数据中的相对大量错误的高级错误码。作为LDPC码的演变，引入了广义LDPC(GLDCP)码。GLDPC码由许多短长度的交织码字(interleavedcodewords)组成。这些被称为分量码字的短码字通常是可以使用它们的校验子而被解码的汉明码字或博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码字。文献中已知的复杂解码算法提供了针对GLDPC码的显著错误校正能力。然而，由于大多数NAND读数具有很少的错误需要被校正，因此需要针对这些GLDPC码的低复杂度解码器。在该背景下，提出了本专利技术的实施例。
技术实现思路
本专利技术的方面包括存储器控制器和解码器。在一方面，存储器控制器包括被配置为执行包括多个位的码字的解码的解码器。在解码迭代中，针对属于码字的至少一个分量码字的、这些位中的选择位，解码器被配置为执行以下操作：基于选择位的度来偏置选择位的通道信息；基于关于是否翻转选择位的初始判决和偏置的通道信息来计算该初始判决的可靠性指示符；将可靠性指示符与自适应阈值进行比较，其中基于选择位的度和来自初始判决的不满意校验(USC)信息来确定自适应阈值；判决是否翻转选择位；并且基于比较操作来更新初始判决以及选择位所属的每个分量码字的校验子。解码器优选地是位翻转(BF)解码器。本专利技术的其它方面包括可以由存储器控制器及其部件、诸如解码器、特别是BF解码器执行的解码方法。在这一点上，本专利技术的另一方面涉及一种解码包括多个位的码字的方法。针对属于码字的至少一个分量码字的、这些位中的选择位，这种方法包括以下操作或步骤：基于选择位的度来偏置选择位的通道信息；基于关于是否翻转选择位的初始判决和偏置的通道信息来计算该初始判决的可靠性指示符；将可靠性指示符与自适应阈值进行比较，其中基于选择位的度和来自初始判决的不满意校验(USC)信息来确定自适应阈值；判决是否翻转选择位；并且基于比较操作来更新初始判决以及选择位所属的每个分量码字的校验子。根据以下描述，本专利技术的其它方面将变得显而易见。附图说明图1是示出根据本专利技术的实施例的存储器系统的框图。图2是示出根据本专利技术的实施例的存储器系统的框图。图3是示出根据本专利技术的实施例的存储器系统的存储器装置的存储块的电路图。图4是根据本专利技术的实施例的存储器系统的示意图。图5示出根据本专利技术的实施例的利用位翻转(BF)解码器解码GLDPC码的示例性虚拟程序代码(pseudocode)。图6是示出根据本专利技术的实施例的利用自适应阈值进行解码的进程中的步骤的流程图。具体实施方式下面参照附图更详细地描述各个实施例。然而，本专利技术可以不同的形式实施，因此不应该被解释为限于本文阐述的实施例。相反，提供这些实施例是为了使本公开彻底且完整，并且向本领域技术人员充分传达本专利技术的范围。此外，本文对“实施例”，“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这样的短语的不同参考不一定针对相同的实施例。在整个公开中，相同的附图标记在本专利技术的附图和实施例中指示相同的部分。本专利技术可以包括下列的多种方式来实施，比如：进程；设备；系统；物品的组成；在计算机可读存储介质上实施的计算机程序产品；和/或处理器，诸如适合于执行存储在与处理器联接的存储器上和/或由与处理器联接的存储器提供的指令的处理器。在本说明书中，这些实施方式或本专利技术可以采用的任何其它形式可以被称为技术方案。通常，可以在本专利技术的范围内改变所公开的进程的步骤的顺序。除非另有说明，否则被描述为适合于执行任务的、诸如处理器或存储器的部件可以被实施为临时配置为在给定时间执行该任务的通用部件或者被制造为执行该任务的特定部件。如本文所使用的，术语“处理器”等是指适合于处理诸如计算机程序指令的数据的一个或多个装置、电路和/或处理内核。以下与示出本专利技术的方面的附图一起提供本专利技术的实施例的详细描述。结合这些实施例描述了本专利技术，但是本专利技术不限于任何实施例。本专利技术的范围仅由权利要求书限定。本专利技术包括在权利要求范围内的许多替换、修改和等同方案。在以下描述中阐述了许多具体细节，以便提供对本专利技术的透彻理解。提供这些细节是用于示例的目的；本专利技术可以在没有这些具体细节中的一些或全部的情况下根据权利要求书来实践。为清楚起见，没有详细描述与本专利技术相关的
中已知的技术材料，以免不必要地使本专利技术模糊。图1是示意性地示出根据本专利技术的实施例的存储器系统的框图。参照图1，存储器系统10可以包括存储器控制器100和半导体存储器装置200，半导体存储器装置200可以表示一个以上这样的装置。半导体存储器装置200可以是闪速存储器装置，尤其是NAND型闪速存储器装置。存储器控制器100可以控制半导体存储器装置200的全部操作。半导体存储器装置200可以在存储器控制器100的控制下执行一个或多个擦除操作、编程操作和读取操作。半导体存储器装置200可以通过输入/输出(I/O)线接收命令CMD、地址ADDR和数据DATA。半导体存储器装置200可以通过电力线接收电力PWR，并且通过控制线接收控制信号CTRL。控制信号CTRL可以包括命令锁存使能(CLE)信号、地址锁存使能(ALE)信号、芯片使能(CE)信号、写入使能(WE)信号、读取使能(RE)信号等。存储器控制器100和半导体存储器装置200可以集成在诸本文档来自技高网...
【技术保护点】
1.一种存储器控制器，包括：解码器，执行包括多个位的码字的解码，其中在解码迭代中，针对属于所述码字的至少一个分量码字的、所述多个位中的选择位，所述解码器：基于所述选择位的度来偏置所述选择位的通道信息；基于关于是否翻转所述选择位的初始判决和所偏置的通道信息来计算所述初始判决的可靠性指示符；将所述可靠性指示符与自适应阈值进行比较，其中基于所述选择位的度和来自所述初始判决的不满意校验信息，即USC信息来确定所述自适应阈值；判决是否翻转所述选择位；并且基于比较操作来更新所述初始判决以及所述选择位所属的每个分量码字的校验子。
【技术特征摘要】
2018.03.16 US 62/643,9481.一种存储器控制器，包括：解码器，执行包括多个位的码字的解码，其中在解码迭代中，针对属于所述码字的至少一个分量码字的、所述多个位中的选择位，所述解码器：基于所述选择位的度来偏置所述选择位的通道信息；基于关于是否翻转所述选择位的初始判决和所偏置的通道信息来计算所述初始判决的可靠性指示符；将所述可靠性指示符与自适应阈值进行比较，其中基于所述选择位的度和来自所述初始判决的不满意校验信息，即USC信息来确定所述自适应阈值；判决是否翻转所述选择位；并且基于比较操作来更新所述初始判决以及所述选择位所属的每个分量码字的校验子。2.根据权利要求1所述的存储器控制器，其中在执行第一次迭代之前，初始化所述选择位所属的各个分量码字的所述校验子。3.根据权利要求1所述的存储器控制器，其中所述解码器应用偏置系数以偏置所述通道信息。4.根据权利要求1所述的存储器控制器，其中所述解码器保持单个位表示所述选择位的当前判决。5.根据权利要求1所述的存储器控制器，进一步包括：确定所述选择位所属的各个所述分量码字的所述校验子是否为零。6.根据权利要求5所述的存储器控制器，其中当确定各个所述分量码字的所述校验子不是全部为零时，所述解码器执行另一次解码迭代。7.根据权利要求1所述的存储器控制器，其中处理所述多个位中的其它位，所述多个位中的其它位中的每个在处理期间变为所述选择位。8.根据权利要求7所述的存储器控制器，其中独立于是否翻转所述多个位中的其它位的判决，来进行关于是否翻转所述选择位的判决。9.根据权利要求8所述的存储器控制器，其中在解码迭代中处理的每个位的所述自适应阈值基于所述...
【专利技术属性】
技术研发人员：内维·库马尔，哈曼·巴蒂亚，张帆，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。