半导体封装结构制造技术

本发明专利技术提供一种半导体封装结构，包括可挠性基材、多个第一测试垫、多个第二测试垫、多个第一导电线路、多个第二导电线路及芯片。可挠性基材具有相对的第一表面与第二表面，其中这些第一导电线路设置于第一表面上，并通过贯穿可挠性基材的多个第一导电通孔分别电性连接设置于第二表面上的这些第一测试垫。各第二导电线路包括设置于第一表面上的第二引脚与设置于第二表面上的连接线，且各第二引脚通过贯穿可挠性基材的第二导电通孔连接对应的连接线。这些第二测试垫设置于第二表面上，且各连接线连接对应的第二测试垫。芯片设置于第一表面上，并电性连接这些第一引脚与这些第二引脚。

Semiconductor Packaging Structure

【技术实现步骤摘要】
半导体封装结构
本专利技术涉及一种封装结构，尤其涉及一种半导体封装结构。
技术介绍
现行的薄膜覆晶(chiponfilm,COF)封装结构中的布线面积有限，为符合高脚数及微间距的设计需求，仅能将各引脚的宽度与任两相邻的引脚之间的间距进一步窄化，相应地，对应于引脚设置的的测试垫的面积也会随之缩减。在测试垫的面积缩减的情况下，用以探触测试垫的测试探针的针径随之细化，不仅提高了测试探针探触测试垫的难度，且细化的测试探针可能因结构强度不足而易于磨损、弯折或偏移，从而衍生出测试可靠度不佳与测试成本提高等问题。此外，即便测试垫的面积持续缩减仍须面临最小设置尺寸的限制，此限制也使得引脚的间距无法再缩减，进而局限了高脚数及微间距设计的发展。
技术实现思路
本专利技术提供一种半导体封装结构，具有极佳的布线弹性。本专利技术的半导体封装结构包括可挠性基材、多个第一测试垫、多个第二测试垫、多个第一导电线路、多个第二导电线路以及芯片。可挠性基材具有相对的第一表面与第二表面。第一表面具有芯片设置区、延伸区以及位于芯片设置区与延伸区之间的中间区。第二表面具有测试区，其中测试区对位于延伸区，且测试区具有第一测试垫区与第本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，其特征在于，包括：可挠性基材，具有相对的第一表面与第二表面，所述第一表面具有芯片设置区、延伸区以及位于所述芯片设置区与所述延伸区之间的中间区，所述第二表面具有测试区，其中所述测试区对位于所述延伸区，且所述测试区具有第一测试垫区与第二测试垫区，所述第一测试垫区较所述第二测试垫区远离所述芯片设置区；多个第一测试垫，设置于所述第一测试垫区内；多个第二测试垫，设置于所述第二测试垫区内；多个第一导电线路，所述多个第一导电线路的每一包括第一引脚与第一接垫，并设置于所述第一表面上，所述多个第一接垫位于所述延伸区内，所述多个第一引脚的每一自所述芯片设置区内向外延伸经过所述中间区而终止于...

【技术特征摘要】
2018.03.16 TW 1071091501.一种半导体封装结构，其特征在于，包括：可挠性基材，具有相对的第一表面与第二表面，所述第一表面具有芯片设置区、延伸区以及位于所述芯片设置区与所述延伸区之间的中间区，所述第二表面具有测试区，其中所述测试区对位于所述延伸区，且所述测试区具有第一测试垫区与第二测试垫区，所述第一测试垫区较所述第二测试垫区远离所述芯片设置区；多个第一测试垫，设置于所述第一测试垫区内；多个第二测试垫，设置于所述第二测试垫区内；多个第一导电线路，所述多个第一导电线路的每一包括第一引脚与第一接垫，并设置于所述第一表面上，所述多个第一接垫位于所述延伸区内，所述多个第一引脚的每一自所述芯片设置区内向外延伸经过所述中间区而终止于所述延伸区，并连接对应的所述第一接垫，所述多个第一接垫分别对位重叠于所述多个第一测试垫，并分别通过贯通所述延伸区与所述测试区的多个第一导电通孔而电性连接；多个第二导电线路，所述多个第二导电线路的每一包括第二引脚与连接线，所述多个第二引脚设置于所述第一表面上，并与所述多个第一引脚交错排列，所述多个第二引脚的每一自所述芯片设置区内向外延伸并终止于所述中间区，所述多个连接线设置于所述第二表面上，所述多个连接线的每一的第一端通过贯穿所述可挠性基材的第二导电通孔连接对应的所述第二引脚，且所述多个连接线的每一的第二端连接对应的所述第二测试垫；以及芯片，设置于所述芯片设置区内，并电性连接所述多个第一引脚与所述多个第二引脚。2.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片设置区具有相对的二个长边，且所述多个第一引脚与所述多个第二引脚以交错的方式沿着平行于所述二个长边的方向排列。3.根据权利要求2所述的半导体封装结构，其特征在于，所述多个第一测试垫分为多个第...

【专利技术属性】
技术研发人员：陈崇龙，陈必昌，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾,71