用于半导体制程的方法技术

此处所述的实施例一般关于在半导体制程中，用于图案化结构的遮罩其形成方法。在一实施例中，形成介电层于基板上。形成遮罩于介电层上。形成遮罩的步骤包括沉积第一层于介电层上；在第一布植制程中以第一能量将掺质物种布植穿过图案化材料至第一层中；在第一布植制程之后，在第二布植制程中以第二能量将掺质物种布植穿过图案化材料至第一层中，且第二能量大于第一能量；以及形成遮罩的遮罩部分，包括选择性移除第一层其未布植掺质物种的部分。

Methods for Semiconductor Processing

【技术实现步骤摘要】
用于半导体制程的方法
本专利技术实施例关于半导体制程，更特别关于在半导体制程中形成遮罩以用于图案化结构的方法。
技术介绍
集成电路产业已经历快速成长。集成电路设计与材料的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路的演进中，功能密度(比如单位芯片面积所含的内连线装置数目)通常随着几何尺寸(比如制程所能产生的最小构件或线路)缩小而增加。制程的尺寸缩小通常有利于增加产能并降低相关成本。尺寸缩小亦增加集成电路制程的复杂度。为实现上述进展，集成电路制程亦需类似发展。上述进展的领域之一为制作遮罩。虽然制作集成电路装置的现有方法一般可适用于其发展目的，但仍无法完全适用于所有方面。举例来说，较大世代中集成电路内的结构变异其容忍度，可能无法被较新且较小的世代接受。
技术实现思路
本专利技术一实施例提供的用于半导体制程的方法，包括：形成介电层于基板上；以及形成遮罩于介电层上，且形成遮罩的步骤包括:沉积第一层于介电层上；在第一布植制程中以第一能量将掺质物种布植穿过图案化材料至第一层中；在第一布植制程之后，在第二布植制程中以第二能量将掺质物种布植穿过图案化材料至第一层中，且第二能量大于第一能量；以及形成遮罩的遮罩部分，包括选择性移除第一层其未布植掺质物种的部分。附图说明图1至图16是一些实施例中，在进行半导体制程用以图案化的例示性方法时的个别中间结构的剖视图。图17和图18是一些实施例中，显示形成遮罩部分时的一些损失效应的个别中间结构的剖视图。附图标记说明：D1第一深度D2第二深度HL水平损失VL垂直损失50半导体基板52第一介电层54、150导电结构56第二介电层58第一遮罩子层60第二遮罩子层62第三遮罩子层64、100底层66、102中间层68、104光刻胶80、110低能量布植82、94、98、112、124、128掺杂区90、120第一高能量斜向布植92垂直线96、126第二高能量斜向布植140遮罩部分200、200’侧壁202、204横向边缘具体实施方式下述公开内容提供许多不同实施例或实例以实施本专利技术的不同结构。下述特定构件与排列的实施例用以简化本专利技术而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本专利技术的多个实例可采用重复标号及/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此处所述的实施例一般关于形成遮罩，以在半导体制程中图案化结构的一或多个方法。一般而言，可将掺质物种布植至层状物，以改变层状物的蚀刻选择性。布植并选择性地蚀刻层状物，可移除层状物的未布植(如未掺杂)部分，以形成具有图案的遮罩部分，且图案之后将转移至一或多个其他层状物。布植掺质物种的方法可包含两个布植制程。第一布植制程可低能量地布植掺质物种，而后续的第二布植制程可高能量地布植掺质物种。据信在高能量布植之前进行低能量布植，可让高能量布植的掺质物种优选地限制在目标区中，并使布植区域的侧壁更垂直。在选择性移除未布植区的蚀刻制程之后，布植区其更垂直的侧壁可让保留的布植区具有较小的尺寸变异。上述步骤亦可具有其他优点。此处所述的一些实施例其内容为末段制程。其他实施例的范围中，其他制程与结构的内容可为中段制程或其他内容。公开的实施例说明各种调整，然而对实施例进行的其他调整亦属本专利技术范围。本
中技术人员应理解其他调整属于其他实施例的范围。虽然以特定顺序描述方法的实施例，但其他方法的实施例可由任何逻辑性的顺序执行，并可包含比此处描述的步骤更少或更多的步骤。图1至图16是一些实施例中，在进行半导体制程用以图案化的例示性方法时的个别中间结构的剖视图。如图1所示，第一介电层52位于半导体基板50上。半导体基板50可为或可包含基体半导体、绝缘层上半导体基板、或类似物，且其可未掺杂或掺杂p型或n型掺质。在一些实施例中，半导体基板50的半导体材料可包含半导体元素如硅或锗、半导体化合物、半导体合金、或上述的组合。多种装置可位于半导体基板50之上及/或之中。举例来说，半导体基板50可包含场效晶体管(如鳍状场效晶体管、平面场效晶体管、垂直全绕式栅极场效晶体管、或类似物)、二极管、电容、电感、或其他装置。举例来说，装置可完全形成于半导体基板50中、形成于半导体基板50的部分与一或多个上方层状物中、及/或完全形成于一或多个上方层状物中。此处所述的制程可用于形成装置及/或使装置内连线，以形成集成电路。集成电路可为电路如特定应用集成电路、处理器、存储器、或其他电路。第一介电层52位于半导体基板50上。第一介电层52可直接位于半导体基板50上，或者任何数目的其他层状物可夹设于第一介电层52与半导体基板50之间。举例来说，第一介电层52可为或可包括层间介电层或金属间介电层。举例来说，第一介电层52可为或可包括低介电常数介电层，其介电常数低于约4.0。在一些实施例中，第一介电层52包含磷硅酸盐玻璃、硼磷硅酸盐玻璃、氟化硅酸盐玻璃、碳氧化硅、旋转涂布玻璃、旋转涂布聚合物、碳硅材料、上述的化合物、上述的复合物、或上述的组合。导电结构54可位于第一介电层52中及/或穿过第一介电层52。导电结构54可为或可包含晶体管的栅极结构、连接至晶体管的栅极结构及/或源极/漏极区的接点插塞、导电线路、及/或导电通孔。举例来说，第一介电层52可包含层间介电层，而导电结构54可包含层间介电层中的栅极(如钨、钴、或类似物)，且栅极的形成方法可采用置换栅极制程。在另一例中，第一介电层52可为层间介电层，而导电结构54可包含接点插塞。举例来说，接点插塞的形成方法可为形成开口穿过层间介电层，以达形成于半导体基板50上的晶体管其栅极及/或源极/漏极区。接点插塞可包含粘着层(如钛或类似物)、粘着层上的阻障层(如氮化钛或类似物)、与阻障层上的导电充填材料(如钨、钴、或类似物)。在又一例中，第一介电层52可为金属间介电层，而导电结构54可包含导电线路及/或导电通孔(可一并或个别地称作内连线结构)。举例来说，内连线结构的形成方法可采用镶嵌制程形成开口及/或凹陷穿过金属间介电层，及/或形成开口或/或凹陷于金属间介电层中。第一介电层52与导电结构54的描述方式，说明此处所述的方法其多种应用。在其他例子中，导电结构54可为半导体基板50中的掺杂区如场效晶体管的源极/漏极区，因此导电结构54位于半导体基板50中而可省略第一介电层52。此处所述的方法可用于图案化任何结构。第二介电层56位于第一介电层52与导电结构54上。举例来说，第二介电层56可为或可包含层间介电层或金属间介电层。第二介电层56沉积于第一介电层52与导电结构54的上表面上。举例来说，第二介电层56可为或可包含低介电常数介电层，其介电常数低于约4.0。在一些例子中，第二介电层56包含磷硅酸盐玻璃、硼磷硅酸盐玻璃、氟化硅酸盐玻璃、碳氧化硅、旋转涂布玻璃、本文档来自技高网...

【技术保护点】
1.一种用于半导体制程的方法，包括：形成一介电层于一基板上；以及形成一遮罩于该介电层上，且形成该遮罩的步骤包括:沉积一第一层于该介电层上；在一第一布植制程中以一第一能量将一掺质物种布植穿过一图案化材料至该第一层中；在该第一布植制程之后，在一第二布植制程中以一第二能量将该掺质物种布植穿过该图案化材料至该第一层中，且该第二能量大于该第一能量；以及形成该遮罩的遮罩部分，包括选择性移除该第一层其未布植该掺质物种的部分。

【技术特征摘要】
2018.03.14 US 15/920,7451.一种用于半导体制程的方法，包括：形成一介电层于一基板上；以及形成一遮罩于该介电层上，且形成该遮罩的步骤包括:沉积一第一层于该介电层上；在一第一布植制程中以...

【专利技术属性】
技术研发人员：张添舜，聂俊峰，张惠政，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71