半导体装置及电力变换装置制造方法及图纸

本发明专利技术目在于提供能够在确保耐压的同时，抑制恢复时的峰值电流的技术。半导体装置具备：p

Semiconductor Device and Power Conversion Device

【技术实现步骤摘要】
半导体装置及电力变换装置
本专利技术涉及具有阳极层的半导体装置。
技术介绍
近年来，为了改善功率半导体装置的性能，在将晶片衬底研磨得薄后，通过从背面进行的杂质扩散而设置了背面扩散层的构造成为主流。例如，在专利文献1的技术中，在n型杂质浓度恒定的n型衬底进行p型杂质的注入及热扩散而形成p型阳极层后，将晶片衬底研磨至所期望的厚度，从背面侧进行质子注入，从而形成n型缓冲层。另外，例如，在专利文献2的技术中，在晶片衬底的最背面形成n型杂质浓度较高的n+层。专利文献1：国际公开第2016/203545号专利文献2：日本专利第5309360号公报但是，在上述技术中，为了确保耐压，需要提高p型阳极层的浓度，使耗尽层从p型阳极层延伸至n-型衬底侧。但是，在这样构成的情况下，存在恢复时的峰值电流较大的问题。
技术实现思路
因此，本专利技术就是鉴于上述问题而提出的，其目的在于，提供能够在确保耐压的同时，抑制恢复时的峰值电流的技术。本专利技术涉及的半导体装置具备：阳极层，其p型杂质浓度是恒定的；第1半导体层，其n型杂质浓度具有分布；以及第2半导体层，其是与所述阳极层之间夹着所述第1半导体层而配置的，n型杂质浓度比所述第1半导体层高且是恒定的，所述第1半导体层中的所述阳极层侧的部分的n型杂质浓度比所述阳极层的p型杂质浓度低。专利技术的效果根据本专利技术，具备：阳极层，其p型杂质浓度是恒定的；以及第1半导体层，其n型杂质浓度具有分布。根据这样的结构，能够将由阳极层和第1半导体层构成的pn结设置于从半导体衬底的表面和背面侧算起的深的位置。因此，能够在确保耐压的同时，抑制恢复时的峰值电流。附图说明图1是表示关联半导体装置的结构的剖面图。图2是表示实施方式1涉及的半导体装置的结构的剖面图。图3是表示实施方式2涉及的半导体装置的结构的剖面图。图4是表示实施方式3涉及的半导体装置的结构的剖面图。图5是表示实施方式4涉及的半导体装置的结构的剖面图。图6是用于说明实施方式4涉及的半导体装置的特性的图。图7是表示实施方式5涉及的半导体装置的结构的剖面图。图8是表示实施方式6涉及的半导体装置的结构的剖面图。图9是表示实施方式7涉及的半导体装置的结构的剖面图。图10是表示电力变换系统的结构的框图，在该电力变换系统中应用了实施方式8涉及的电力变换装置。标号的说明1p-型阳极层，2n-型层，3n+型层，4、5p-型层，6p型层，8末端层，201主变换电路，203控制电路。具体实施方式<关联半导体装置>在对本专利技术的实施方式涉及的半导体装置进行说明前，对与其关联的半导体装置(记为“关联半导体装置”)进行说明。图1是表示关联半导体装置的剖面结构，以及与其对应的净掺杂浓度、掺杂分布、及电场强度的图。此外，净掺杂浓度是与实际的n型杂质浓度和实际的p型杂质浓度的差相当的有效浓度。图1的关联半导体装置具备p型阳极层21、n-型层22、n型层23、n+型层24。通过一边对n型杂质浓度恒定的n-型衬底进行适当研磨，一边使用杂质扩散而选择性地形成p型阳极层21、n型层23、以及n+型层24，将n-型衬底的剩余部分作为n-型层22，从而形成关联半导体装置。在这样的结构中，需要以使耗尽层从p型阳极层21延伸至n-型层22侧的方式，提高p型阳极层21的浓度。但是，在这样构成的情况下，存在恢复时的峰值电流较大的问题。相对于此，在下面说明的本专利技术的实施方式涉及的半导体装置中，能够解决该问题。<实施方式1>图2是表示本专利技术的实施方式1涉及的半导体装置的剖面结构，以及与其对应的净掺杂浓度、掺杂分布、及电场强度的图。此外，图2的半导体装置能够应用于例如RFC二极管(RelaxedFieldofCathodeDiode)、RC-IGBT(ReverseConductingInsulatedGateBipolarTransistor)等。图2的半导体装置具备作为阳极层的p-型阳极层1、作为第1半导体层的n-型层2、作为第2半导体层的n+型层3。此外，在本实施方式1中，p-型阳极层1位于半导体衬底的表面侧，n+型层3位于半导体衬底的背面侧。半导体衬底的材质可以是例如硅(Si)，也可以是碳化硅(SiC)、氮化镓(GaN)、金刚石等宽带隙半导体。另外，各层也能够称为区域。下面，关于n型杂质浓度及p型杂质浓度，除非明示为实际的杂质浓度，否则是作为净掺杂浓度而进行说明的。在p-型阳极层1，p型杂质浓度是恒定的。在n-型层2，n型杂质浓度具有分布。具体而言，n-型层2中的p-型阳极层1侧的部分的n型杂质浓度比p-型阳极层1的p型杂质浓度低。在本实施方式1中，n-型层2的所有部分的n型杂质浓度都比p-型阳极层1的p型杂质浓度低。n+型层3是与p-型阳极层1之间夹着n-型层2而配置的。在n+型层3，n型杂质浓度比n-型层2高且是恒定的。接着，对本实施方式1涉及的半导体装置的制造方法的一个例子进行说明。首先，准备p型实际的杂质浓度恒定的半导体衬底，对该半导体衬底进行研磨以使其变为所期望的厚度。之后，将质子、电子束以最大10MeV左右的能量照射或注入至半导体衬底，然后在温度350～500℃、时间30～300分钟的条件下对半导体衬底进行热处理工序。由此，被施主化后的层形成于半导体衬底的较深的部分。这里，对被施主化后的层的n型实际杂质浓度进行设定，以将半导体衬底的p型实际杂质浓度抵消。其结果，形成n型净掺杂浓度比半导体衬底的p型净掺杂浓度低的n-型层2，半导体衬底的与n-型层2相比位于表面侧的没有被施主化的部分变为p-型阳极层1。之后，通过以1E14～1E17[1/cm2]将磷向半导体衬底的背面整面进行离子注入，对半导体衬底进行热处理，从而形成恒定浓度的n+型层3。此时的p-型阳极层1的净掺杂浓度例如是1×1012～1×1014[1/cm3]，n+型层3的净掺杂浓度例如是1×1018～1×1020[1/cm3]。根据这样构成的本实施方式1涉及的半导体装置，具备：p-型阳极层1，其p型杂质浓度是恒定的；以及n-型层2，其浓度梯度较平缓。根据这样的结构，能够将由p-型阳极层1和n-型层2构成的pn结设置于从半导体衬底的表面和背面侧算起的深的位置(例如图2的半导体装置的深度方向的正中央程度的位置)。因此，能够在确保耐压的同时，减少从p-型阳极层1向n-型层2的空穴注入，进而减小恢复时的峰值电流Irr。另外，由于具备调整了浓度梯度的n-型层2，因此能够进行恢复特性的调整。另外，通过具备n型杂质浓度高且恒定的n+型层3，能够得到抑制恢复时的耗尽层的不必要的延伸、以及降低欧姆接触电阻这两个效果。<实施方式2>图3是表示本专利技术的实施方式2涉及的半导体装置的剖面结构，以及与其对应的净掺杂浓度、及掺杂分布的图。以下，对本实施方式2涉及的结构要素中的与上述结构要素相同或类似的结构要素标注相同的参照标号，主要对不同的结构要素进行说明。在本实施方式2中，n-型层2中的n+型层3侧的部分的n型杂质浓度比p-型阳极层1的p型杂质浓度高。而且，对浓度赋予梯度，以使得n-型层2的n型杂质浓度随着从p-型阳极层1朝向n+型层3而大致变高。根据这样构成的本实施方式2涉及的半导体装置，能够得到与实施方式1相同的效果。另外，在本文档来自技高网...

【技术保护点】
1.一种半导体装置，其具备：阳极层，其p型杂质浓度是恒定的；第1半导体层，其n型杂质浓度具有分布；以及第2半导体层，其是与所述阳极层之间夹着所述第1半导体层而配置的，n型杂质浓度比所述第1半导体层高且是恒定的，所述第1半导体层中的所述阳极层侧的部分的n型杂质浓度比所述阳极层的p型杂质浓度低。

【技术特征摘要】
2018.03.08 JP 2018-0414421.一种半导体装置，其具备：阳极层，其p型杂质浓度是恒定的；第1半导体层，其n型杂质浓度具有分布；以及第2半导体层，其是与所述阳极层之间夹着所述第1半导体层而配置的，n型杂质浓度比所述第1半导体层高且是恒定的，所述第1半导体层中的所述阳极层侧的部分的n型杂质浓度比所述阳极层的p型杂质浓度低。2.根据权利要求1所述的半导体装置，其中，所述第1半导体层的所有部分的n型杂质浓度都比所述阳极层的p型杂质浓度低。3.根据权利要求1所述的半导体装置，其中，所述第1半导体层中的所述第2半导体层侧的部分的n型杂质浓度比所述阳极层的p型杂质浓度高。4.根据权利要求1至3中任一项所述的半导体装置，其中，还具备第3半导体层，该第3半导体层配置于所述第1半导体层内，将该第1半导体层区分为所述阳极层侧的部分和所述第2半导体层侧的部分，该第3半导体...

【专利技术属性】
技术研发人员：藤井秀纪，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP