包括时钟发生电路的半导体器件制造技术

一种时钟发生电路包括：频率检测器，其适用于产生内部时钟，并且产生表示内部时钟在输入时钟的激活时段期间的跳变次数的计数信号；控制信号发生器，其适用于基于目标信号和计数信号而产生多个周期控制信号，目标信号表示输出时钟的目标频率；以及周期控制器，其适用于基于周期控制信号而产生输出时钟。

Semiconductor Devices Including Clock Generator Circuits

【技术实现步骤摘要】
包括时钟发生电路的半导体器件相关申请的交叉引用本申请要求2018年2月26日提交的申请号为10-2018-0022738的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的各种实施例涉及半导体技术，并且更具体地涉及半导体器件的时钟发生电路。
技术介绍
随着半导体器件的操作速度继续增长，用于测试半导体器件的测试仪的操作速度可能会跟不上那样的增长。例如，尽管半导体器件可以以接近大约400兆赫(MHz)的频率运行，但测试仪可能不会产生超过大约200MHz的信号。当测试仪在执行测试的时候以大约200MHz运行时，不仅执行测试需要花很长时间，而且执行适用于高速运行的半导体器件的测试是不可能的。因此，为了使用以低操作速度运行的测试仪来测试高速半导体器件，半导体器件可以包括时钟发生电路，诸如倍频电路，其可以产生具有比从测试仪施加的外部时钟的频率高的频率的时钟。换言之，通过使用倍频电路，高速操作的半导体器件可以用低速测试设备来被测试。倍频电路可以使用用于小抖动产生以及在工艺、电压和温度(PVT)变化方面稳定的操作的锁相环(PLL)电路或延迟锁定环(DLL)来实现。使用DLL或PLL的倍本文档来自技高网...

【技术保护点】
1.一种时钟发生电路，包括：频率检测器，其适用于产生内部时钟以及产生计数信号，所述计数信号表示所述内部时钟在输入时钟的激活时段期间的跳变次数；控制信号发生器，其适用于基于目标信号和所述计数信号而产生多个周期控制信号，所述目标信号表示输出时钟的目标频率；以及周期控制器，其适用于基于所述周期控制信号而产生所述输出时钟。

【技术特征摘要】
2018.02.26 KR 10-2018-00227381.一种时钟发生电路，包括：频率检测器，其适用于产生内部时钟以及产生计数信号，所述计数信号表示所述内部时钟在输入时钟的激活时段期间的跳变次数；控制信号发生器，其适用于基于目标信号和所述计数信号而产生多个周期控制信号，所述目标信号表示输出时钟的目标频率；以及周期控制器，其适用于基于所述周期控制信号而产生所述输出时钟。2.根据权利要求1所述的时钟发生电路，其中所述频率检测器包括多个第一单元延迟器以产生所述内部时钟，所述周期控制器包括多个第二单元延迟器以产生所述输出时钟，所述周期控制器控制基于所述周期控制信号而被选中的所述第二单元延迟器的数量，以及所述第一单元延迟器中的每个第一单元延迟器的延迟量与所述第二单元延迟器中的每个第二单元延迟器的延迟量基本相同。3.根据权利要求2所述的时钟发生电路，其中，所述第二单元延迟器的数量等于或大于所述第一单元延迟器的数量。4.根据权利要求1所述的时钟发生电路，其中，所述频率检测器产生在所述输入时钟的激活时段结束时被激活的更新信号，以及所述控制信号发生器基于所述更新信号而将所述目标信号与所述计数信号作比较。5.根据权利要求4所述的时钟发生电路，其中，所述频率检测器包括：多个第一单元延迟器，其串联耦接以形成用于产生所述内部时钟的反馈回路；复位信号发生器，其适用于产生在所述输入时钟的激活时段结束后被激活的复位信号；以及计数器，其适用于：通过对所述内部时钟在所述输入时钟的激活时段期间的跳变次数进行计数来产生所述计数信号，以及基于所述复位信号而将所述计数信号复位。6.根据权利要求5所述的时钟发生电路，其中，所述频率检测器还包括：分频器，其适用于：通过将所述输入时钟的频率分频来产生振荡时钟，以及为所述复位信号发生器提供所述振荡时钟；以及更新信号发生器，其适用于将所述振荡信号反相并输出所述更新信号。7.根据权利要求2所述的时钟发生电路，其中，所述控制信号发生器基于如下等式来确定值X：其中，CNT表示所述计数信号的值，而TARGET表示所述目标信号的值，以及所述控制信号发生器产生用于选择所述第二单元延迟器的数量的所述周期控制信号，所述第二单元延迟器的数量对应于通过使所述第一单元延迟器的数量K与所述值X相乘而得到的值K*X。8.根据权利要求2所述的时钟发生电路，其中，所述第二单元延迟器串联耦接以形成反馈回路，以及通过基于所述周期控制信号而选择性地接收前一级的第二单元延迟器的输出或所述输出时钟来产生所述输出时钟。9.根据权利要求2所述的时钟发生电路，其中，所述第二单元延迟器中的每个第二单元延迟器包括：多路复用器，其适用于基于所述周期控制信号之中的对应的周期控制信号而选择并输出前一级的第二单元延迟器的输出或所述输出时钟；以及第三单元延迟器，其适用于延迟所述多路复用器的输出并输出所述多路复用器的已延迟的输出。10.根据权利要求9所述的时钟发生电路，其中，所述第三单元延迟器的延迟量与所述第一单元延迟器中的每个第一单元延迟器的延迟量基本相同。11.一种半导体系统，包括：测试装置，其适用于为半导体器件提供参考时钟；以及所述半导体器件，其适用于接收所述参考时钟以及产生用于所述半导体器件的操作的输出时钟，其中，所述半导体器件包括：频率检测器，其适用于产生内部时钟以及产生计数信号，所述计数信号表示所述内部时钟在输入时钟的激活时段期间的跳变次数；控制信号发生器，其适用于基于目标信号和所述计数信号而产生多个周期控制信号，所述目标信号表示输出时钟的目标频率；以及周期控制器，其适用于基于所述周期控制信号而产生所述输出时钟。12.根据权利要求11所述的半导体系统，其中所述频率检测器包括多个...

【专利技术属性】
技术研发人员：朴明宰，金支焕，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR