一种基于DMOS管的电平转移电路及芯片制造技术

本发明专利技术公开一种基于DMOS管的电平转移电路及芯片，包括电平输入电路和电平输出电路，电平输入电路包括电流镜反馈调节模块、电流镜结构和DMOS管对，电平输出电路包括旁路MOS管结构和相互耦合的正反馈结构MOS管对，电平输入电路通过DMOS管对的漏极直接耦接于电平输出电路内部的旁路MOS管结构的MOS管漏极，DMOS管对的源极耦接于电流镜结构内对应MOS管的漏极，电流镜反馈调节模块的电流输出端连接电流镜结构的输入端，电流镜反馈调节模块的反馈输入端连接电平输出电路内的旁路MOS管结构的MOS管漏极，旁路MOS管结构的源漏极连接正反馈结构MOS管对的源漏极，使得MOS管在不穿通的情况下实现电平快速转移。

A Level Transfer Circuit and Chip Based on DMOS Tube

【技术实现步骤摘要】
一种基于DMOS管的电平转移电路及芯片
本专利技术涉及集成电路设计领域，具体涉及一种基于DMOS管的电平转移电路及芯片。
技术介绍
在开关电源或电池充电的电路设计中，上管的驱动电压域一般都高于内部逻辑信号的电压域，故为了获取上管的驱动电压域，需要解决不同的电源和地进行切换的问题。目前，常用的电平转移电路如图1和图2所示，图1是低压电源域转移至高压电源域的电平转移电路原理图，图2是高电压域转移至低电压域的电平转移电路原理图。图1和图2中VDD~VSS为低压电源域，VDDH~VSSH为高压电源域。因为DMOS管的栅源电压的耐压值与常规MOS管的栅源电压的耐压值相同，且DMOS管的漏源电压的耐压值可以远远高于常规MOS的漏源电压的耐压值，所以，N型DMOS管的漏源电压可以承受比低压电源域的供电电源VDD更高的电压，P型DMOS管的漏源电压可以承受比低压电源域的供电电源VDD更高的电压。图1中第一一N型DMOS管M11和第一二N型DMOS管M12都是高压MOS管工艺制造的N型DMOS管，第一一P型DMOS管P11和第一二P型DMOS管P12都是高压MOS管工艺制造的P型DMOS管；图1中第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4为常规低压PMOS管，第一一NMOS管MN11和第一二NMOS管MN12为常规低压NMOS管。图2中第二一N型DMOS管M21和第二二N型DMOS管M22都是高压MOS管工艺制造的N型DMOS管，第二一P型DMOS管P21和第二二P型DMOS管P22都是高压MOS管工艺制造的P型DMOS管。图2中第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4为常规低压NMOS管，第一一PMOS管MP11和第一二PMOS管MP12为常规低压PMOS管。图1提供一种低电压域转高电压域的电平转移电路，该电平转移电路包括高电压域电路和低电压域电路，若低电压域电路中的输入信号VIN由低电平变为高电平时，则经过反相器INV处理得到的反相信号由高电平变为低电平，第一一N型DMOS管M11开始导通，第一二N型DMOS管M12关断，节点D1的电压变为零。在高电压域电路中，由于第一一P型DMOS管P11的漏源电压的耐压作用，节点B1被钳住在比高压电源域的接地电压VSSH高一个阈值电压的电位处，第一一P型DMOS管P11的漏源电压接近高压电源域的接地电压VSSH与第一一P型DMOS管P11的阈值电压（负值）的差值。同时第二PMOS管MP2导通，节点A1处的电压被拉高到高压电源域的供电电源VDDH，节点C1处的电位升高到接近高压电源域的供电电源VDDH，第一二N型DMOS管M12的漏源电压接近高压电源域的供电电源VDDH，此时，因为节点B1处的电压比高压电源域的接地电压VSSH高一个阈值电压，所以第四PMOS管MP4打开，输出端的信号VOUT的电压被拉高到高压电源域的供电电源VDDH。若低电压域电路的输入信号VIN由高电平变为低电平时，则经过反相器INV处理得到的反相信号由低电平变为高电平，第一一N型DMOS管M11关断，第一二N型DMOS管M12导通；节点C1的电压变为零。在高电压域电路中，由于第一二P型DMOS管P12被高压电源域的接地电压VSSH导通，节点A1被钳住在比高压电源域的接地电压VSSH高一个阈值电压的电位处，第一二P型DMOS管P12的漏源电压接近高压电源域的接地电压VSSH与第一二P型DMOS管P12的阈值电压的差值，同时第一PMOS管MP1导通，节点B1处的电压被拉高到高压电源域的供电电源VDDH，同时，由于第一一P型DMOS管P11被高压电源域的接地电压VSSH导通，所以节点D1处电位升高到接近高压电源域的供电电源VDDH，第一一N型DMOS管M11的漏源电压接近高压电源域的供电电源VDDH，此时，节点A1处的电平比高压电源域的接地电压VSSH高一个阈值电压，所以第三PMOS管MP3导通，节点E的电位变为高压电源域的供电电源VDDH，导通第一二NMOS管MN12，从而将高电压域电路的输出端的信号VOUT的电压被拉低至高压电源域的接地电压VSSH。图2提供一种高电压域转低电压域的电平转移电路，该电平转移电路包括高电压域电路和低电压域电路，若高电压域电路中的输入信号VIN由低电平变为高电平时，则经过反相器INV处理得到的反相信号由高电平变低电平；第二一P型DMOS管P21关断，第二二P型DMOS管P22导通，节点C2处的电位升高到接近高压电源域的供电电源VDDH，同时在低电压域电路中，低压电源域的供电电源VDD导通第二二N型DMOS管M22，由于第二二N型DMOS管M22的漏源电压的耐压作用，节点A2被钳住在比低压电源域的供电电源VDD低一个阈值电压的电位处，使得第二NMOS管MN2的漏源电压不超过常规MOS管器件的耐压值，导通第三NMOS管NM3，让节点E的电位降低接近零，导通第一二PMOS管MP12，将低电压域电路的输出端的信号VOUT的电压拉高到低压电源域的供电电源VDD。若高电压域电路中的输入信号VIN由高电平变为低电平时，则经过反相器INV处理得到的反相信号由低电平变为高电平；第二一P型DMOS管P21导通，第二二P型DMOS管P22关断，节点D2处的电位升高到接近高压电源域的供电电源VDDH，同时在低电压域电路中，低压电源域的供电电源VDD导通第二一N型DMOS管M21，由于第二一N型DMOS管M21的漏源电压的耐压作用，节点B2被钳住在比低压电源域的供电电源VDD低一个阈值电压的电位处，使得第一NMOS管MN1的漏源电压不超过常规MOS管器件的耐压值，导通第四NMOS管NM4，将低电压域电路的输出端的信号VOUT的电压拉低到低压电源域的接地电压VSS。从上述转换过程中可以发现，因为图1和图2中存在的低压电源域VDD~VSS与高压电源域VDDH~VSSH，所以，如图1所示，在转换过程中，第一一N型DMOS管M11的漏源电压和第一二N型DMOS管M12的漏源电压都高于低压电源域的供电电源VDD，且接近高压电源域的供电电源VDDH，如果图1中没有第一一P型DMOS管P11或第一二P型DMOS管P12的话，节点A1的电压或节点B1的电压都有可能被拉低接近低压电源域的接地电压VSS，从而造成第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3或第四PMOS管MP4的漏源电压接近高压电源域的供电电源VDDH。如图2所示，在转换过程中，第二一P型DMOS管P21的漏源电压和第二二P型DMOS管P22的漏源电压都高于低压电源域的供电电源VDD，且接近高压电源域的供电电源VDDH。如果图2中没有第二一N型DMOS管M21或第二二N型DMOS管M22的话，节点A2的电压或节点B2的电压都有可能被拉高接近高压电源域的供电电源VDDH，从而造成第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3或第四NMOS管MN4的漏源电压接近高压电源域的供电电源VDDH。显然，这是目前大多数片内工艺所不支持的。因此，要完成上述两个电压域的转换必须存在两组DMOS管用于隔离高压。但是，由于DMOS管的制造工艺本文档来自技高网...

【技术保护点】
1.一种基于DMOS管的电平转移电路，包括：电平输入电路和电平输出电路，其特征在于，电平输入电路包括电流镜反馈调节模块、电流镜结构和一组DMOS管对，电平输出电路包括旁路MOS管结构和两个构成相互耦合的正反馈结构MOS管对，电流镜反馈调节模块包括反馈输入端和电流输出端，电流镜结构包括信号输入端；电平输入电路通过DMOS管对的漏极直接耦接于电平输出电路内部的旁路MOS管结构的MOS管漏极，DMOS管对的源极耦接于电流镜结构内部对应MOS管的漏极，电流镜反馈调节模块的电流输出端连接电流镜结构的信号输入端，电流镜反馈调节模块的反馈输入端连接电平输出电路内部的旁路MOS管结构的MOS管漏极，旁路MOS管结构的源极和漏极对应连接于正反馈结构MOS管对的源极和漏极；所述电平转移电路用于根据电流镜反馈调节模块的反馈调节作用，并结合电流镜反馈调节模块提供的镜像电流及旁路MOS管结构的导通作用，控制一组高压MOS管对的漏源电压，使得构成相互耦合的正反馈结构MOS管对在不产生穿通电流的前提下实现电平的快速转移；其中，当所述电平转移电路将输入的低压电源域信号转换为输出的高压电源域信号时，电平输入电路接入的电压域为低压电源域，电平输出电路接入的电压域为高压电源域；当所述电平转移电路将输入的高压电源域信号转换为输出的低压电源域信号时，电平输入电路接入的电压域为高压电源域，电平输出电路接入的电压域为低压电源域。...

【技术特征摘要】
1.一种基于DMOS管的电平转移电路，包括：电平输入电路和电平输出电路，其特征在于，电平输入电路包括电流镜反馈调节模块、电流镜结构和一组DMOS管对，电平输出电路包括旁路MOS管结构和两个构成相互耦合的正反馈结构MOS管对，电流镜反馈调节模块包括反馈输入端和电流输出端，电流镜结构包括信号输入端；电平输入电路通过DMOS管对的漏极直接耦接于电平输出电路内部的旁路MOS管结构的MOS管漏极，DMOS管对的源极耦接于电流镜结构内部对应MOS管的漏极，电流镜反馈调节模块的电流输出端连接电流镜结构的信号输入端，电流镜反馈调节模块的反馈输入端连接电平输出电路内部的旁路MOS管结构的MOS管漏极，旁路MOS管结构的源极和漏极对应连接于正反馈结构MOS管对的源极和漏极；所述电平转移电路用于根据电流镜反馈调节模块的反馈调节作用，并结合电流镜反馈调节模块提供的镜像电流及旁路MOS管结构的导通作用，控制一组高压MOS管对的漏源电压，使得构成相互耦合的正反馈结构MOS管对在不产生穿通电流的前提下实现电平的快速转移；其中，当所述电平转移电路将输入的低压电源域信号转换为输出的高压电源域信号时，电平输入电路接入的电压域为低压电源域，电平输出电路接入的电压域为高压电源域；当所述电平转移电路将输入的高压电源域信号转换为输出的低压电源域信号时，电平输入电路接入的电压域为高压电源域，电平输出电路接入的电压域为低压电源域。2.根据权利要求1所述电平转移电路，其特征在于，当所述电平输入电路的信号输入端在所述低压电源域信号范围内变化时，所述电平输出电路的信号输出端在所述高压电源域信号范围内变化，所述电平输入电路还包括所述信号输入端、反相器（INV）、第三一NMOS管（MN31）、第三二NMOS管（MN32）、第一一N型DMOS管(M11)和第一二N型DMOS管(M12)，第一一N型DMOS管(M11)和第一二N型DMOS管(M12)为所述的一组DMOS管对；所述电平输出电路包括一个信号输出端、交叉连接的第一PMOS管（MP1）和第二PMOS管（MP2）、交叉连接的第一一NMOS管（MN11）和第一二NMOS管（MN12）、第三PMOS管(MP3)和第四PMOS管(MP4)；所述正反馈结构MOS管对包括交叉连接的第一PMOS管（MP1）和第二PMOS管（MP2），以及交叉连接的第一一NMOS管（MN11）和第一二NMOS管（MN12）；其中，所述电平输入电路和所述电平输出电路的互连关系如下：反相器（INV）的输入端接入第一二N型DMOS管(M12)的栅极，反相器（INV）的输入端是所述电平输入电路的信号输入端，反相器（INV）的电源端用于接入所述低压电源域的供电电源（VDD），反相器（INV）的接地端接入所述低压电源域的接地电压（VSS），反相器（INV）的输出端接第一一N型DMOS管(M11)的栅极，反相器（INV）的输入端用于接入所述低压电源域信号；第一一N型DMOS管(M11)的栅极直接耦接于第三二NMOS管（MN32）的栅极，第一一N型DMOS管(M11)的漏极直接耦接于第二PMOS管（MP2）的栅极、第一PMOS管（MP1）的漏极和第三PMOS管（MP3）的栅极的连接点，第一一N型DMOS管(M11)的源极连接第三一NMOS管（MN31）的漏极；第一二N型DMOS管(M12)的栅极直接耦接于反相器（INV）的输入端和第三一NMOS管（MN31）的栅极的连接点，第一二N型DMOS管(M12)的漏极直接耦接于第一PMOS管（MP1）的栅极、第二PMOS管（MP2）的漏极和第四PMOS管(MP4)的栅极的连接点，第一二N型DMOS管(M12)的源极连接第三二NMOS管（MN32）的漏极；第三一NMOS管（MN31）的栅极直接耦接于反相器（INV）的输入端和第一二N型DMOS管(M12)的栅极的连接点，第三一NMOS管（MN31）的漏极连接第一一N型DMOS管(M11)的源极，第三一NMOS管（MN31）的源极用于接入所述低压电源域的接地电压（VSS）；第三二NMOS管（MN32）的栅极直接耦接于反相器（INV）的输出端和第一一N型DMOS管(M11)的栅极的连接点，第三二NMOS管（MN32）的漏极连接第一二N型DMOS管(M12)的源极，第三二NMOS管（MN32）的源极用于接入所述低压电源域的接地电压（VSS）；交叉连接的第一PMOS管（MP1）和第二PMOS管（MP2）为其中一个构成相互耦合的所述正反馈结构MOS管对，其中：第一PMOS管（MP1）的栅极连接第二PMOS管（MP2）的漏极，第一PMOS管（MP1）的源极用于接入高压电源域的供电电源（VDDH），第二PMOS管（MP2）的栅极连接第一PMOS管（MP1）的漏极，第二PMOS管（MP2）的源极用于接入所述高压电源域的供电电源（VDDH）；交叉连接的第一一NMOS管（MN11）和第一二NMOS管（MN12）为另一个所述构成相互耦合的正反馈结构MOS管对，其中：第一一NMOS管（MN11）的栅极连接第一二NMOS管（MN12）的漏极，第一一NMOS管（MN11）的源极用于连接高压电源域的接地电压（VSSH），第一一NMOS管（MN11）的漏极连接第一二NMOS管（MN12）的栅极，第一二NMOS管（MN12）的源极用于接入所述高压电源域的接地电压（VSSH）；第三PMOS管(MP3)的栅极直接耦接于第一PMOS管（MP1）的漏极和第一一N型DMOS管(M11)的漏极的连接点，第三PMOS管(MP3)的漏极直接耦接于第一一NMOS管（MN11）的漏极和第一二NMOS管（MN12）的栅极的连接点，第三PMOS管(MP3)的源极用于接入所述高压电源域的供电电源（VDDH）；第四PMOS管(MP4)的栅极直接耦接于第二PMOS管（MP2）的漏极和第一二N型DMOS管(M12)的漏极的连接点，第四PMOS管(MP4)的源极用于接入高压电源域的供电电源（VDDH），第四PMOS管(MP4)的漏极同时与第一一NMOS管（MN11）的栅极和第一二NMOS管（MN12）的漏极连接于信号输出端，该信号输出端用于输出所述高压电源域信号；其中，所述低压电源域信号的电平变化范围为所述低压电源域的接地电压（VSS）至所述低压电源域的供电电源（VDD）；所述高压电源域信号的电平变化范围为所述高压电源域的接地电压（VSSH）至所述高压电源域的供电电源（VDDH）。3.根据权利要求2所述电平转移电路，其特征在于，所述电流镜结构包括第一控制使能NMOS管（MN1E）、第二控制使能NMOS管（MN2E）、第一电流镜NMOS管（MN1A）、第二电流镜NMOS管（MN1B）、第三电流镜NMOS管（MN1C）和第四电流镜NMOS管（MN1D）；所述电流镜反馈调节模块包括第一电流输出端和第二电流输出端；其中：第一控制使能NMOS管（MN1E）的漏极连接所述电流镜反馈调节模块的第一电流输出端，第一控制使能NMOS管（MN1E）的栅极用于接入基于所述电平输入电路的控制使能信号（EN），第一控制使能NMOS管（MN1E）的源极直接耦接于第一电流镜NMOS管（MN1A）的漏极和第一电流镜NMOS管（MN1A）的栅极的连接点；第二控制使能NMOS管（MN2E）的漏极连接所述电流镜反馈调节模块的第二电流输出端，第二控制使能NMOS管（MN2E）的栅极用于接入基于所述电平输入电路的控制使能信号（EN），第二控制使能NMOS管（MN2E）的源极直接耦接于第四电流镜NMOS管（MN1D）的漏极和第四电流镜NMOS管（MN1D）的栅极的连接点；第一电流镜NMOS管（MN1A）的栅极直接耦接于第一控制使能NMOS管（MN1E）的源极和第二电流镜NMOS管（MN1B）的栅极的连接点，第一电流镜NMOS管（MN1A）的源极用于接入所述低压电源域的接地电压（VSS）；第二电流镜NMOS管（MN1B）的栅极直接耦接于第一电流镜NMOS管（MN1A）的栅极，第二电流镜NMOS管（MN1B）的漏极直接耦接于所述第一一NMOS管（MN11）的源极和所述第三一NMOS管（MN31）的漏极的连接点，第二电流镜NMOS管（MN1B）的源极用于接入所述低压电源域的接地电压（VSS）；第三电流镜NMOS管（MN1C）的栅极直接耦接于第四电流镜NMOS管（MN1D）的栅极，第三电流镜NMOS管（MN1C）的漏极直接耦接于所述第一二NMOS管（MN12）的源极和所述第三二NMOS管（MN32）的漏极的连接点，第三电流镜NMOS管（MN1C）的源极用于接入所述低压电源域的接地电压（VSS）；第四电流镜NMOS管（MN1D）的栅极直接耦接于第二控制使能NMOS管（MN2E）的源极和第三电流镜NMOS管（MN1C）的栅极的连接点，第四电流镜NMOS管（MN1D）的源极用于接入所述低压电源域的接地电压（VSS）。4.根据权利要求2所述电平转移电路，其特征在于，所述旁路MOS管结构包括第一旁路PMOS管（MP1B）和第二旁路PMOS管（MP2C），所述电流镜反馈调节模块还包括第一反馈输入端和第二反馈输入端；其中：第一旁路PMOS管（MP1B）的栅极直接耦接于第一旁路PMOS管（MP1B）的漏极、所述第二PMOS管（MP2）...

【专利技术属性】
技术研发人员：刘鑫，
申请(专利权)人：珠海市一微半导体有限公司，
类型：发明
国别省市：广东,44