一种正压电荷泵电路制造技术

本发明专利技术公开了一种正压电荷泵电路，该电路的辅助晶体管采用PMOS晶体管替代传统电荷泵电路中的NMOS晶体管，而传输晶体管采用NMOS晶体管，采用两路错位时钟驱动电路并将双支路电荷泵电路并联进行输出。采用本发明专利技术技术方案，通过其电路结构消除了阈值电压的损失，减小输出电压纹波，并且由于辅助电容参与到电压升高的过程，有效的提高了电荷泵电路的输出电压，缩短了到达相同电压的时间，适用于SOC的片内升压电路。

A Positive Voltage Charge Pump Circuit

【技术实现步骤摘要】
一种正压电荷泵电路
本专利技术涉及集成电路
，更具体地，涉及一种正压电荷泵电路。
技术介绍
电荷泵电路常用于产生高于电源电压或低于接地电压的直流电压。高电压用于执行非易失性存储器的编程和擦除操作，低电压用于驱动开关电容电路的模拟模块，而目前最受欢迎的电荷泵则为电荷泵。随着SOC片上系统的快速发展，对系统的要求越来越严格，系统功耗越来越低，系统电源电压也越来越低，而存储器在执行编程和擦除操作时所需的端口高电压并未发生改变，因此有效的提高电荷泵的输出电压至关重要。传统的电荷泵采用NMOS技术，当辅助晶体管和传输晶体管均采用NMOS晶体管时，电压上升时间慢，电压升高效率较低。
技术实现思路
本专利技术的目的在于提供一种阈值电压损失小、输出电压高、电压上升时间快，适用于SOC片上系统的正压电荷泵电路。为解决上述技术问题，本专利技术的技术方案如下：一种正压电荷泵电路，包括电源电压、第一电压传输电路和时钟驱动，其中：第一电压传输电路的输入端与电源电压电连接，输出端输出升压后的输出电压，所述第一电压传输电路包括若干级升压子电路和第一输出子电路，每一级升压子电路之间串联，第一级升压子电路的输入端与电源电压电连接，最后一级升压子电路的输出端与第一输出子电路的输入端电连接，第一输出子电路的输出端输出升压后的输出电压，升压子电路中包括作为辅助晶体管的PMOS晶体管以及作为传输晶体管的NMOS晶体管；所述时钟驱动包括具有不同相位的若干时钟信号，分别与第一电压传输电路的升压子电路和输出子电路电连接，用于转换电路的时钟信号状态，同时改变电路电压。优选地，还包括第二电压传输电路，所述第二电压传输电路与第一电压传输电路并联，所述第二电压传输电路包括若干级升压子电路和第二输出子电路，每一级升压子电路之间串联，第一级升压子电路的输入端与电源电压电连接，最后一级升压子电路的输出端与第二输出子电路的输入端电连接，第二输出子电路的输出端输出升压后的输出电压，升压子电路中包括作为辅助晶体管的PMOS晶体管以及作为传输晶体管的NMOS晶体管，所述时钟驱动还分别与第二电压传输电路的升压子电路和第二输出子电路电连接。采用双支路电荷泵电路并联进行输出，可以减小电压输出周期，从而减小输出电压纹波。优选地，第一电压传输电路包括四级升压子电路，第二电压传输电路包括四级升压子电路，所述时钟驱动包括具有不同相位的四个时钟信号clk1、clk2、clk3和clk4，可以将电源电压进行更好的抬升，进一步提高电路的输出效率。优选地，所述第一电压传输电路包括作为辅助晶体管的第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，作为传输晶体管的第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管，作为输出级的第五PMOS晶体管、第五NMOS晶体管，作为辅助电容的第一电容、第二电容、第三电容、第四电容、第五电容，作为泵浦电容的第六电容、第七电容、第八电容、第九电容，其中：第一PMOS晶体管的漏极和第一NMOS晶体管的源极均与电源电压电连接，第一PMOS晶体管的源极和第一NMOS晶体管的栅极与第一电容的一端电连接并在连接处形成节点E，第二PMOS晶体管的漏极、第二NMOS晶体管的源极、第一PMOS晶体管的栅极和第一NMOS晶体管的漏极与第六电容一端电连接并在连接处形成节点A，第三PMOS晶体管的漏极、第三NMOS晶体管的源极、第二PMOS晶体管的栅极和第二NMOS晶体管的漏极与第七电容一端电连接并在连接处形成节点B；第四PMOS晶体管的漏极、第四NMOS晶体管的源极、第三PMOS晶体管的栅极和第三NMOS晶体管的漏极与第八电容一端电连接并在连接处形成节点C；第五PMOS晶体管的漏极、第五NMOS晶体管的源极、第四PMOS晶体管的栅极和第四NMOS晶体管的漏极与第九电容一端电连接并在连接处形成节点D；第五PMOS晶体管的栅极、第五NMOS晶体管的漏极、第十负载电容一端、第十PMOS晶体管的栅极和第十NMOS晶体管的漏极与电路输出端电连接；第二PMOS晶体管的源极和第二NMOS晶体管的栅极与第二电容一端电连接并在连接处形成节点F；第三PMOS晶体管的源极和第三NMOS晶体管的栅极与第三电容一端电连接并在连接处形成节点G；第四PMOS晶体管的源极和第四NMOS晶体管的栅极与第四电容一端电连接并在连接处形成节点H；第五PMOS晶体管的源极和第五NMOS晶体管的栅极与第五电容一端电连接并在连接处形成节点I；第一PMOS晶体管、第一NMOS晶体管、第一电容、第六电容组成第一电压传输电路的第一级升压子电路，第二PMOS晶体管、第二NMOS晶体管、第二电容、第七电容组成第一电压传输电路的第二级升压子电路，第三PMOS晶体管、第三NMOS晶体管、第三电容、第八电容组成第一电压传输电路的第三级升压子电路，第四PMOS晶体管、第四NMOS晶体管、第四电容、第九电容组成第一电压传输电路的第四级升压子电路，第五PMOS晶体管、第五NMOS晶体管、第五电容、第十电容组成第一电压传输电路的第一输出子电路。优选地，所述第二电压传输电路包括作为辅助晶体管的第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管和第九PMOS晶体管，作为传输晶体管的第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管和第九NMOS晶体管，作为输出级的第十PMOS晶体管、第十NMOS晶体管，作为辅助电容的第十五电容、第十六电容、第十七电容、第十八电容和第十九电容，作为泵浦电容的第十一电容、第十二电容、第十三电容和第十四电容，其中：第七PMOS晶体管的漏极、第七NMOS晶体管的源极、第六PMOS晶体管的栅极和第六NMOS晶体管的漏极与第十一电容一端电连接并在连接处形成节点A1；第八PMOS晶体管的漏极、第八NMOS晶体管的源极、第七PMOS晶体管的栅极和第七NMOS晶体管的漏极与第十二电容一端电连接并在连接处形成节点B1；第九PMOS晶体管的漏极、第九NMOS晶体管的源极、第八PMOS晶体管的栅极和第八NMOS晶体管的漏极与第十三电容一端电连接并在连接处形成节点C1；第十PMOS晶体管的漏极、第十NMOS晶体管的源极、第九PMOS晶体管的栅极和第九NMOS晶体管的漏极与第十四电容一端电连接并在连接处形成节点D1；第五PMOS晶体管的栅极、第五NMOS晶体管的漏极、第十电容一端、第十PMOS晶体管的栅极和第十NMOS晶体管的漏极与电路输出端电连接；第六PMOS晶体管的源极和第六NMOS晶体管的栅极与第十五电容一端电连接并在连接处形成节点E1；第七PMOS晶体管的源极和第七NMOS晶体管的栅极与第二电容一端电连接并在连接处形成节点F1；第八PMOS晶体管的源极和第八NMOS晶体管的栅极与第三电容一端电连接并在连接处形成节点G1；第九PMOS晶体管的源极和第九NMOS晶体管的栅极与第十八电容一端电连接并在连接处形成节点H1；第十PMOS晶体管的源极和第十NMOS晶体管的栅极与第十九电容一端电连接并在连接处形成节点I1；第六PMOS晶体管、第六NMOS晶体管、第十一电容、第十五电容组成第二电压传输电路的第一级升压子电路，第七PMOS晶体管、第七NMOS晶体管、第十二电容、第十本文档来自技高网...

【技术保护点】
1.一种正压电荷泵电路，其特征在于，包括电源电压、第一电压传输电路和时钟驱动，其中：第一电压传输电路的输入端与电源电压电连接，输出端输出升压后的输出电压，所述第一电压传输电路包括若干级升压子电路和第一输出子电路，每一级升压子电路之间串联，第一级升压子电路的输入端与电源电压电连接，最后一级升压子电路的输出端与第一输出子电路的输入端电连接，第一输出子电路的输出端输出升压后的输出电压，每一级升压子电路中均包括作为辅助晶体管的PMOS晶体管以及作为传输晶体管的NMOS晶体管；所述时钟驱动包括具有不同相位的若干时钟信号，分别与第一电压传输电路的各级升压子电路和输出子电路电连接，用于转换电路的时钟信号状态，同时改变电路电压。

【技术特征摘要】
1.一种正压电荷泵电路，其特征在于，包括电源电压、第一电压传输电路和时钟驱动，其中：第一电压传输电路的输入端与电源电压电连接，输出端输出升压后的输出电压，所述第一电压传输电路包括若干级升压子电路和第一输出子电路，每一级升压子电路之间串联，第一级升压子电路的输入端与电源电压电连接，最后一级升压子电路的输出端与第一输出子电路的输入端电连接，第一输出子电路的输出端输出升压后的输出电压，每一级升压子电路中均包括作为辅助晶体管的PMOS晶体管以及作为传输晶体管的NMOS晶体管；所述时钟驱动包括具有不同相位的若干时钟信号，分别与第一电压传输电路的各级升压子电路和输出子电路电连接，用于转换电路的时钟信号状态，同时改变电路电压。2.根据权利要求1所述的正压电荷泵电路，其特征在于，还包括第二电压传输电路，所述第二电压传输电路与第一电压传输电路并联，所述第二电压传输电路包括若干级升压子电路和第二输出子电路，每一级升压子电路之间串联，第一级升压子电路的输入端与电源电压电连接，最后一级升压子电路的输出端与第二输出子电路的输入端电连接，第二输出子电路的输出端输出升压后的输出电压，升压子电路中包括作为辅助晶体管的PMOS晶体管以及作为传输晶体管的NMOS晶体管，所述时钟驱动还分别与第二电压传输电路的升压子电路和第二输出子电路电连接。3.根据权利要求2所述的正压电荷泵电路，其特征在于，第一电压传输电路包括四级升压子电路，第二电压传输电路包括四级升压子电路，所述时钟驱动包括具有不同相位的四个时钟信号clk1、clk2、clk3和clk4。4.根据权利要求3所述的正压电荷泵电路，其特征在于，所述第一电压传输电路包括作为辅助晶体管的第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，作为传输晶体管的第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管，作为输出级的第五PMOS晶体管、第五NMOS晶体管，作为辅助电容的第一电容、第二电容、第三电容、第四电容、第五电容，作为泵浦电容的第六电容、第七电容、第八电容、第九电容，其中：第一PMOS晶体管的漏极和第一NMOS晶体管的源极均与电源电压电连接，第一PMOS晶体管的源极和第一NMOS晶体管的栅极与第一电容的一端电连接并在连接处形成节点E，第二PMOS晶体管的漏极、第二NMOS晶体管的源极、第一PMOS晶体管的栅极和第一NMOS晶体管的漏极与第六电容一端电连接并在连接处形成节点A，第三PMOS晶体管的漏极、第三NMOS晶体管的源极、第二PMOS晶体管的栅极和第二NMOS晶体管的漏极与第七电容一端电连接并在连接处形成节点B；第四PMOS晶体管的漏极、第四NMOS晶体管的源极、第三PMOS晶体管的栅极和第三NMOS晶体管的漏极与第八电容一端电连接并在连接处形成节点C；第五PMOS晶体管的漏极、第五NMOS晶体管的源极、第四PMOS晶体管的栅极和第四NMOS晶体管的漏极与第九电容一端电连接并在连接处形成节点D；第五PMOS晶体管的栅极、第五NMOS晶体管的漏极、第十负载电容一端、第十PMOS晶体管的栅极和第十NMOS晶体管的漏极与电路输出端电连接；第二PMOS晶体管的源极和第二NMOS晶体管的栅极与第二电容一端电连接并在连接处形成节点F；第三PMOS晶体管的源极和第三NMOS晶体管的栅极与第三电容一端电连接并在连接处形成节点G；第四PMOS晶体管的源极和第四NMOS晶体管的栅极与第四电容一端电连接并在连接处形成节点H；第五PMOS晶体管的源极和第五NMOS晶体管的栅极与第五电容一端电连接并在连接处形成节点I；第一PMOS晶体管、第一NMOS晶体管、第一电容、第六电容组成第一电压传输电路的第一级升压子电路，第二PMOS晶体管...

【专利技术属性】
技术研发人员：高敬，张志浩，曹江中，
申请(专利权)人：广东工业大学，
类型：发明
国别省市：广东,44