电阻式随机存取存储器单元制造技术

本发明专利技术提供了一种电阻式随机存取存储器单元，该电阻式随机存取存储器单元包括三个电阻式随机存取存储器装置(102，104，106)，每个电阻式随机存取存储器装置均具有离子源层(156，166，186)和固体电解质层(154，164，188)。第一电阻式随机存取存储器装置和第二电阻式随机存取存储器装置串联连接，使得两个离子源层或两个固体电解质层均彼此相邻。第三电阻式随机存取存储器装置与第一电阻式随机存取存储器装置和第二电阻式随机存取存储器装置串联连接。

Resistive Random Access Memory Unit

【技术实现步骤摘要】
【国外来华专利技术】电阻式随机存取存储器单元
技术介绍
本专利技术涉及现场可编程门阵列(FPGA)技术。更具体地讲，本专利技术涉及用于FPGA装置的可编程元件，具体地讲，涉及由各个ReRAM装置形成的由电阻式随机存取存储器(ReRAM)配置的可编程元件。FPGA集成电路是多功能的，但体积很大，因此具有成本敏感性并且消耗相当大的功率。使得区域效率一直是它们的主要目标。已经提出了用于在FPGA装置中制造多路复用器的ReRAMs。ReRAM装置是一种包括离子源层和固体电解质层的两端装置。为了对ReRAM装置编程，放置在所述装置的两个端子上的电压电位使得来自离子源层的金属离子迁移到固体电解质层中，以在整个装置上形成导电路径。通过在装置的两个端子上施加电压电位来擦除ReRAM装置，电压电位的极性与用于编程装置的电位的极性相反。这导致金属离子从固体电解质层迁移回到离子源层中，以消除在整个装置上的导电路径。大多数提议提出使用一对背对背取向的ReRAM装置(其中两个ReRAM装置的离子源层或固体电解质层连接在一起)，使得该装置始终处于反向偏压状态，以避免在逻辑切换期间干扰(ReRAM存储器装置无意编程到其导通状态)。图1A为由一对ReRAM装置12和ReRAM装置14形成的现有技术的ReRAM存储器单元10的示意图，该对ReRAM装置布置成背对背配置。具有倾斜端的ReRAM装置12和14中的每一者的端子是该装置的离子源端子。编程晶体管16的漏极耦合到ReRAM装置12和14的离子源端的共同节点18。编程晶体管16的源极耦合到Y解码线20，并且其栅极耦合到X解码线22。在正常电路操作期间，存储器单元10的第一端部24与该电路的第一电路节点连接，该电路使用了存储器单元10；另外存储器单元10的第二端部26与该电路的第二电路节点连接，该电路使用了存储器单元10。当擦除ReRAM装置12和14时，第一节点24与第二节点26保持未连接，并且当编程RERAM装置12和14时，第一节点24通过存储器单元10连接到第二节点26。如本领域的普通技术人员将会理解的，第一节点24和第二节点26可以是集成电路中的任何节点，集成电路中的ReRAM单元10将彼此可编程地连接。非限制性实例包括时钟或静态逻辑功能电路的输入和输出，或集成电路的电路布线架构中的互连导体，该集成电路具有用户可编程的连接。单独编程RERAM装置以编程存储器单元10。将第一编程电位放置在Y解码线20上，将第二编程电位放置在ReRAM单元10的第一端部24和第二端部26上，并且通过将适当的电压从X解码线20施加到其栅极来打开编程晶体管16。单独擦除RERAM装置以擦除存储器单元10。将第一擦除电位放置在Y解码线20上，将第二擦除电位放置在ReRAM单元10的第一端部24和第二端部26上，并且通过将适当的电压从X解码线20施加到其栅极来打开编程晶体管16。可如上同时编程和擦除ReRAM单元12和14，或通过控制递送至ReRAM单元10的第一端部24和第二端部26以及X解码线22和Y解码线20的电压电位来单独地编程和擦除。电阻式随机存取存储器装置使用特定材料形成并且具有特定几何形状，用于为该电阻式随机存取存储器装置提供适当的电压电平、极性和时序下的程序和擦除电压的电路设计很好地在本领域的普通技术人员的水平内。图1B为图1A中的存储器单元10的具体实施的例示性实施方案的横截面图。半导体基板或阱30包括扩散区32和34，该扩散区分别作为图1中的晶体管16的漏极和源极。源极34连接到图1中的Y解码线20。多晶硅线36形成图1A中的晶体管16的栅极，并且还可作为X解码线22(如图1中所示)以编程存储器单元10。触点38将晶体管16的漏极区32连接到第一金属互连线的区段40，其中图1A中的ReRAM装置12和14将在金属互连线上形成。触点42将金属互连线的区段40连接到ReRAM装置12的固体电解质层44(在图1B中以虚线示出)。ReRAM装置12的离子源46通过触点48连接到第二金属互连线的区段50。类似地，触点52将第一金属互连线的区段40连接到ReRAM装置14的固体电解质层54(在图1B中以虚线示出)。第一ReRAM装置14的离子源56通过触点58连接到第二金属互连线的区段60。本领域的普通技术人员将会知道，第一金属互连线和第二金属互连线的名称是为了方便而使用的。现在参见图2，其示出了使用如上所述的现有技术的ReRAM单元的现有技术的一对4∶1多路复用器70的典型顶视图。第二金属互连线的区段72、74、76和78形成多路复用器的输入1、输入2、输入3和输入4。第二金属互连线的区段80和82形成多路复用器的输出1和输出2。第一金属互连线的区段84、86、88和90形成图1B中示出的每个ReRAM单元的第一金属线段40，这些区段用于将多路复用器的输入1、输入2、输入3和输入4连接到第一多路复用器的输出1；并且第一金属互连线的区段92、94、96和98形成图1B中示出的每个ReRAM单元的第一金属线段40，这些区段用于将多路复用器的输入1、输入2、输入3和输入4连接到第二多路复用器的输出2。虚线中的小正方形表示用于图2的多路复用器70中的每个ReRAM单元的ReRAM装置12和14。为了将输入连接到输出，必须对所选择的多路复用器输入/输出对中的ReRAM装置12和14进行编程以建立连接。对于第一多路复用器，对ReRAM装置12-1-1和14-1-1进行编程以将输入1连接到输出1；对ReRAM装置12-1-2和14-1-2进行编程以将输入2连接到输出1；对ReRAM装置12-1-3和14-1-3进行编程以将输入3连接到输出1；并且对ReRAM装置12-1-4和14-1-4进行编程以将输入4连接到输出1。对于第二多路复用器，对ReRAM装置12-2-1和14-2-1进行编程以将输入1连接到输出2；对ReRAM装置12-2-2和14-2-2进行编程以将输入2连接到输出2；对ReRAM装置12-2-3和14-2-3进行编程以将输入3连接到输出2；并且对ReRAM装置12-2-4和14-2-4进行编程以将输入4连接到输出2。位线22a和22b用于打开编程晶体管(未示出)，以分别编程第一多路复用器和第二多路复用器的ReRAM单元。当使用由一对背对背取向的ReRAM装置形成的ReRAM存储器单元时出现的主要问题是，该存储器单元的可能故障，这是由于一旦其中一个ReRAM装置被编程时，就会短路或无法关断。当其中一个装置处于导通状态时，在FPGA装置的正常使用期间，通过干扰正在工作的擦除的ReRAM装置到其编程状态，干扰最终可能导致擦除的ReRAM存储器单元失效，在擦除的ReRAM存储器单元中两个ReRAM装置应该切换到其擦除状态，这样的概率对于包含这些存储器单元的集成电路产生了显著的耐久性问题，特别是诸如但不限于电路中的多路复用器和查找表(LUTs)，在该电路中，不可预测的逻辑电平电压将出现在ReRAM单元的一端，该ReRAM单元设置在未选择的电路路径中。在图2所示的示例性现有技术多路复用器电路中，假定输入1通过编程由ReRAM装置14-1-1和12-1-1形成的ReRAM存储器单元可编程地连接到输出1，并且还假定输入1本文档来自技高网...

【技术保护点】
1.一种电阻式随机存取存储器单元，包括：第一电阻式随机存取存储器装置，所述第一电阻式随机存取存储器装置具有离子源层和固体电解质层；第二电阻式随机存取存储器装置，所述第二电阻式随机存取存储器装置具有离子源层和固体电解质层并且与所述第一电阻式随机存取存储器装置串联连接，使得两个离子源层或两个固体电解质层彼此相邻；和第三电阻式随机存取存储器装置，所述第三电阻式随机存取存储器装置具有离子源层和固体电解质层并且与所述第一电阻式随机存取存储器装置和所述第二电阻式随机存取存储器装置串联连接。

【技术特征摘要】
【国外来华专利技术】2016.12.09 US 62/432,0471.一种电阻式随机存取存储器单元，包括：第一电阻式随机存取存储器装置，所述第一电阻式随机存取存储器装置具有离子源层和固体电解质层；第二电阻式随机存取存储器装置，所述第二电阻式随机存取存储器装置具有离子源层和固体电解质层并且与所述第一电阻式随机存取存储器装置串联连接，使得两个离子源层或两个固体电解质层彼此相邻；和第三电阻式随机存取存储器装置，所述第三电阻式随机存取存储器装置具有离子源层和固体电解质层并且与所述第一电阻式随机存取存储器装置和所述第二电阻式随机存取存储器装置串联连接。2.根据权利要求1所述的ReRAM存储器单元，其中所述第二电阻式随机存取存储器装置与所述第一电阻式随机存取存储器装置串联连接，使得两个离子源层彼此相邻。3.根据权利要求1所述的ReRAM存储器单元，其中所述第二电阻式随机存取存储器装置与所述第一电阻式随机存取存储器装置串联连接，使得两个固体电解质层彼此相邻。4.根据权利要求1所述的ReRAM存储器单元，其中所述第一ReRAM存储器装置，所述第二ReRAM存储器装置和所述第三ReRAM存储器装置均形成在同一对相邻金属互连层的区段之间。5.一种集成电路中的可编程电路配置，包括：第一电路节点；第二电路节点；电阻式随机存取存储器单元，所述电阻式随机存取存储器单元连接在所述第一电路节点和所述第二电路节点之间，所述电阻式随机存取存储器单元包括：第一电阻式随机存取存储器装置，所述第一电阻式随机存取存储器装置具有离子源层和固体电解质层；第二电阻式随机存取存储器装置，所述第二电阻式随机存取存储器装置具有离子源层和固体电解质层并且与所述第一电阻式随机存取存储器装置串联连接，使得两个离子源层或两个固体电解质层彼此相邻；和第三电阻式随机存取存储器装置，所述第三电阻式随机存取存储器装置具有离子源层和固体电解质层并且与所述第一电阻式随机存取存储器装置和所述第二电阻式随机存取存储器装置串联连接。6.根据权利要求5所述的可编程电路配置，其中所述第二电阻式随机存取存储器装置与所述第一电阻式随机存取存储器装置串联连接，使得两个离子源层彼此相邻。7.根据权利要求5所述的可编程电路配置，其中所述第二电阻式随机存取存储器装置与所述第一电阻式随机存取存储器装置串联连接，使得两个固体电解质层彼此相邻。8.根据权利要求5所述的可编程电路配置，其中所述第一ReRAM存储器装置，所述第二ReRAM存储器装置和所述第三ReRAM存储器装置均形成在同一对相邻金属互连层的区段之间。9.根据权利要求5所述的可编程电路配置，其中所述第一电路节点是可编程集成电路中的互连导体。10.根据权利要求9所述的可编程电路配置，其中所述第二电路节点是可编程集成电路中的互连导体。11.根据权利要求5所述的可编程电路配置，其中：所述第一电路节点是多路复用器的输入节点；并且所述第二电路节点是所述多路复用器的输出。12.根据权利要求5所述的可编程电路配置，其中：所述第一电路节点是承载表示逻辑电平的恒定电压的电路节点；并且所述第二电路节点是查找表的可寻址节点。13.根据权利要求5所述的可编程电路配置，其中：所述第一电路节点是所述集成电路中的功能电路的输出节点；并且所述第二电路节点是所述集成电路中的互连导体。14.一种用于在集成电路中形成可编程连接的方法，包括：形成第一金属互连层，所述第一金属互连层至少具有彼此电绝缘的第一区段和第二区段；形成第一电阻式随机存取存储器装置和第二电阻式随机存取存储器装置，所述第一电阻式随机存取存储器装置和所述第二电阻式随机存取存储器装置位于所述第一金属互连层的所述第一区段上并与其电接触，所述第一电阻式随机存取存储器装置和所述第二电阻式随机存取存储器装置中的每一者均具有离子源层和固体电解质层，使得两个固体电解质层与所述第一金属互连层的所述第一区段相邻；形成第三电阻式随机存取存储器装置，所述第三电阻式随机存取存储器装置具有离子源层和固体电解质层并且位于所述第一金属互连层的所述第二区段上并与其...

【专利技术属性】
技术研发人员：J·L·麦科勒姆，
申请(专利权)人：美高森美SOC公司，
类型：发明
国别省市：美国,US