一种ReRAM单元阵列具有行和列，并且包括用于每一行的第一和第二互补位线，用于每一列的第一、第二和第三字线以及用于每一行的源极位线。位于每一行和每一列的ReRAM单元包括：第一电阻式存储器元件，其第一端连接到其行的第一互补位线；p沟道晶体管，其源极连接到第一电阻式存储器元件的第二端、其漏极连接到开关节点、其栅极连接到其列的第一字线；第二电阻式存储器元件，其第一端连接到其行的第二互补位线；n沟道晶体管，其源极连接到所述第二电阻式存储器元件的第二端、其漏极连接到所述开关节点、其栅极连接到其列的第二字线；以及编程晶体管，具有连接到开关节点的漏极、连接到其行的源极位线的源极以及连接到其列的第三字线的栅极。
Resistive Random Access Memory Unit with Three Transistors and Two Resistive Memory Elements
【技术实现步骤摘要】
【国外来华专利技术】具有三个晶体管和两个电阻式存储器元件的电阻式随机存取存储器单元相关申请的交叉引用本国际申请要求2016年12月9日提交的标题为“Three-TransistorResistiveRandomAccessMemoryCells(三晶体管电阻式随机存取存储器单元)”的美国申请No.15/375,036的优先权；该申请要求2016年9月29日提交的美国临时专利申请No.62/401,875的权益，这些申请的内容全文以引用方式并入本公开。
技术介绍
本专利技术涉及电阻式随机存取存储器ReRAM设备，并且涉及由这些设备形成的推挽存储器单元。更具体地讲，本专利技术涉及三晶体管推挽ReRAM单元。共同未决申请：2016年12月9日提交的标题为“LOWLEAKAGERESISTIVERANDOMACCESSMEMORYCELLSANDPROCESSESFORFABRICATINGSAME(低漏电阻式随机存取存储器单元及其制造方法)”的美国专利申请No.15/375,036；2016年12月9日提交的标题为“LOWLEAKAGEReRAMFPGACONFIGURATIONCELL(低漏ReRAMFPGA配置单元)”的美国专利申请No.15/375,014；以及2016年12月9日提交的标题为“THREE-TRANSISTORRESISTIVERANDOMACCESSMEMORYCELLS(三晶体管电阻式随机存取存储器单元)”的美国专利申请No.15/375,046的内容全文以引用方式明确地并入本文。
技术实现思路
根据本专利技术的一方面，低漏电阻式随机存取存储器(ReRAM)单元包括一对互补位线，以及开关节点。第一ReRAM设备具有连接到互补位线中的第一个互补位线的第一端。p沟道晶体管具有连接到第一ReRAM设备的第二端的源极、连接到开关节点的漏极和连接到p字线的栅极。第二ReRAM设备具有连接到互补位线中的第二个位线的第一端。n沟道晶体管具有连接到第二ReRAM设备的第二端的源极、连接到开关节点的漏极和连接到n字线的栅极。根据本专利技术的另一方面，低漏ReRAM单元阵列具有至少一行和至少一列。阵列包括用于阵列中的每一行的第一互补位线和第二互补位线、用于阵列中的每一列的字线、用于阵列中的每一列的p沟道字线、用于阵列中的每一列的n沟道字线。低漏ReRAM单元被设置在阵列中的每一行和每一列。每个ReRAM单元包括第一ReRAM设备，该第一ReRAM设备具有连接到第一互补位线的行中的第一互补位线的第一端；p沟道晶体管，该p沟道晶体管具有连接到第一ReRAM设备的第二端的源极、连接到开关节点的漏极和连接到p沟道字线的列中的p沟道字线的栅极；第二ReRAM设备，该第二ReRAM设备具有连接到第二互补位线的行中的第二互补位线的第一端；和n沟道晶体管，该n沟道晶体管具有连接到第二ReRAM设备的第二端的源极、连接到开关节点的漏极和连接到n沟道字线的列中的n沟道字线的栅极。根据本专利技术的另一方面，低漏ReRAM单元阵列具有至少一行和至少一列。阵列包括用于阵列中的每一行的第一互补位线和第二互补位线，用于阵列中的每一行的源极位线，用于阵列中的每一列的字线，用于阵列中的每一列的p沟道字线。低漏ReRAM单元被设置在阵列中的每一行和每一列。每个ReRAM单元包括第一ReRAM设备，该第一ReRAM设备具有连接到第一互补位线的行中的第一互补位线的第一端；n沟道编程晶体管，该n沟道编程晶体管具有连接到位线的行中的位线的源极、连接到开关节点的漏极和连接到字线的行中的字线的栅极；p沟道晶体管，该p沟道晶体管具有连接到第一ReRAM设备的第二端的源极、连接到开关节点的漏极和连接到p沟道字线的列中的p沟道字线的栅极；第二ReRAM设备，该第二ReRAM设备具有连接到第二互补位线的行中的第二互补位线的第一端；n沟道晶体管，该n沟道晶体管具有连接到第二ReRAM设备的第二端的源极，连接到开关节点的漏极，以及连接到字线的列中的字线的栅极。n沟道编程晶体管和n沟道晶体管各自具有不同阈值，n沟道晶体管的阈值低于n沟道编程晶体管的阈值。附图说明下面将参考实施方案和附图更详细地解释本专利技术，附图中示出：图1是根据本专利技术的一方面的一对三晶体管ReRAM单元的示意图。图2是示出用于操作、擦除和编程图1的ReRAM单元的各种电压电位的图表。图3是根据本专利技术的另一方面的一对三晶体管ReRAM单元的示意图。图4是示出用于操作、擦除和编程图3的ReRAM单元的各种电压电位的图表。图5是根据本专利技术的另一方面的类似于图1的三晶体管ReRAM单元的示例性布局图的俯视图。图6是通过虚线6-6截取的图5的布局的剖视图。图7是通过虚线7-7截取的图5的布局的剖视图。图8是根据本专利技术的另一方面的类似于图3的三晶体管ReRAM单元的示例性布局图的俯视图。图9是通过虚线9-9截取的图8的布局的剖视图。图10是通过虚线10-10截取的图8的布局的剖视图。具体实施方式本领域普通技术人员将认识到，本专利技术的以下描述仅是示例性的而非以任何方式进行限制。本专利技术的其他实施方案将易于向本领域技术人员提出。首先参见图1，示意图示出根据本专利技术的一方面的一对三晶体管ReRAM单元。存储器单元10a和存储器单元10b位于ReRAM存储器阵列的同一行中。存储器单元10a包括以推挽配置连接的一对ReRAM设备12a和14a，ReRAM设备12a是上拉设备，并且ReRAM设备14a是下拉设备。在本文呈现的附图中，ReRAM设备被示为在其相对端部处具有标识TE和BE。本文所公开的ReRAM设备在集成电路中的两个金属互连层之间制造，并且标识TE是指这些金属互连层中的上部(顶部)金属互连层，而名称BE是指这些金属互连层中的下部(底部)金属互连层。两个ReRAM设备的取向有时在形貌上被称为“顶部”和“底部”。ReRAM设备12a的BE端耦接到VB线16处的电位电压VB，并且ReRAM设备12a的TE端通过与n沟道晶体管20a串联的p沟道晶体管18a连接到ReRAM设备14a的BE端。ReRAM设备14a的TE端耦接到GB线22处的电位电压GB。电压电位VB和GB中的每个可在至少两个值之间切换，如下面将进一步解释的。VB线16和GB线22在本文中有时称为互补位线，并且与包含存储器单元的存储器阵列的行相关联。能够在存储器阵列的行上进一步分段VB线和GB线。p沟道晶体管18a的栅极连接到P字线(WLPP)24。n沟道晶体管20a的栅极连接到N字线(WLNP)26。存储器阵列的每一列存在一个P字线(WLPP)和一个N字线(WLNP)。在一些实施方案中，电压电位VB和GB在存储器阵列的所有行之间共享。在其他实施方案中，电压电位VB和GB可以预定粒度在单元范围内切换。p沟道晶体管18a和n沟道晶体管20a的共漏极连接在节点40a处连接到编程n沟道晶体管28a的漏极。编程晶体管28a的栅极连接到用于阵列的第一列的字线(WL)30，并且n沟道编程晶体管28a的源极连接到源极位线(BL)32。存储器阵列的每一列存在一个字线，并且阵列中的每一行存在一个位线。类似地，存储器单元10b包括以推挽配置连接的一对ReRAM设备12b和14b，ReRAM设备12b是上拉设备，并且本文档来自技高网...
【技术保护点】
1.一种低漏电阻式随机存取存储器(ReRAM)单元，包括：一对互补位线；开关节点；第一ReRAM设备，所述第一ReRAM设备具有连接到所述互补位线中的第一个互补位线的第一端；p沟道晶体管，所述p沟道晶体管具有连接到所述第一ReRAM设备的第二端的源极、连接到所述开关节点的漏极和连接到p字线的栅极；第二ReRAM设备，所述第二ReRAM设备具有连接到所述位线中的第二个位线的第一端；和n沟道晶体管，所述n沟道晶体管具有连接到所述第二ReRAM设备的第二端的源极、连接到所述开关节点的漏极和连接到n字线的栅极。
【技术特征摘要】
【国外来华专利技术】2016.09.29 US 62/401,875;2016.12.09 US 15/375,0361.一种低漏电阻式随机存取存储器(ReRAM)单元，包括：一对互补位线；开关节点；第一ReRAM设备，所述第一ReRAM设备具有连接到所述互补位线中的第一个互补位线的第一端；p沟道晶体管，所述p沟道晶体管具有连接到所述第一ReRAM设备的第二端的源极、连接到所述开关节点的漏极和连接到p字线的栅极；第二ReRAM设备，所述第二ReRAM设备具有连接到所述位线中的第二个位线的第一端；和n沟道晶体管，所述n沟道晶体管具有连接到所述第二ReRAM设备的第二端的源极、连接到所述开关节点的漏极和连接到n字线的栅极。2.根据权利要求1所述的ReRAM单元，还包括编程晶体管，所述编程晶体管具有连接到所述开关节点的漏极、连接到源极位线的源极和连接到字线的栅极。3.根据权利要求1所述的ReRAM单元，还包括开关晶体管，所述开关晶体管具有连接到所述开关节点的栅极、连接到第一可编程节点的源极和连接到第二可编程节点的漏极。4.根据权利要求1所述的ReRAM单元，其中第一偏置电位和第二偏置电位是相等的。5.根据权利要求4所述的ReRAM单元，其中所述第一偏置电位和所述第二偏置电位是所述一对互补位线之间的操作电压的二分之一。6.根据权利要求1所述的ReRAM单元，其中所述第一ReRAM设备和所述第二ReRAM设备形成在集成电路中的下金属互连线和上金属互连线之间。7.根据权利要求6所述的ReRAM单元，其中所述下金属互连线是第一金属互连线，并且所述上金属互连线是第二金属互连线。8.根据权利要求1所述的ReRAM单元，还包括：第一编程晶体管，所述第一编程晶体管具有连接到所述第一ReRAM设备的所述第二端的漏极、连接到源极字线的源极和连接到字线的栅极；和第二编程晶体管，所述第二编程晶体管具有连接到所述第二ReRAM设备的所述第二端的漏极、连接到所述源极字线的源极和连接到所述字线的栅极。9.一种具有至少一行和至少一列的低漏ReRAM单元阵列，所述阵列包括：第一互补位线和第二互补位线，所述第一互补位线和所述第二互补位线用于所述阵列中的每一行；...
【专利技术属性】
技术研发人员：J·L·麦科勒姆，V·赫克特，
申请(专利权)人：美高森美SOC公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。