可变电阻存储器件制造技术

本发明专利技术提供一种可变电阻存储器件，其可以包括存储单元阵列和控制电路块。存储单元阵列可以包括多个字线、多个位线和多个存储单元。存储单元阵列还可以包括连接在字线和位线之间的存储层。控制电路块可以包括读取/写入电路和位线控制电路。读取/写入电路可以被配置为向所述多个位线中的选中的位线提供读取电压或写入电压。位线控制电路可以与读取/写入电路和位线连接，以基于选中的存储单元电连接到选中的位线的位置来控制输入到选中的位线的位线电压。

Variable Resistance Memory Device

【技术实现步骤摘要】
可变电阻存储器件相关申请的交叉引用本申请要求于2018年1月10日向韩国知识产权局提交的第10-2018-0003413号韩国申请的优先权，其通过引用整体并入本文。
各种实施例总体而言可以涉及可变电阻存储器件，更具体地，涉及能够防止由峰值电流引起的故障的可变电阻存储器件。
技术介绍
半导体存储器件可以包括具有多个存储单元的一个或更多个存储单元阵列。每个存储单元阵列可以通过控制电路块被独立地驱动。当半导体存储器件被驱动时，电流对于与控制电路块相邻的存储单元(以下称为相邻单元)相比于对于与远离控制电路块定位的存储单元(以下称为远程单元)而言可能相对较高。特别地，在使用相变材料作为开关元件的交叉点阵列结构中，当向半导体存储器件施加写入电流以储存数据时，由于峰值电流的缘故而可能在相邻单元中产生故障。
技术实现思路
根据本公开的一个实施例，一种可变电阻存储器件可以包括存储单元阵列和控制电路块。所述存储单元阵列可以包括多个字线、多个位线和多个存储单元。所述存储单元阵列还可以包括连接在所述字线和所述位线之间的存储层。所述控制电路块可以包括读取/写入电路和位线控制电路。所述读取/写入电路可以被配置为向所述多个位线之中的选中的位线提供读取电压或写入电压。所述位线控制电路可以与所述读取/写入电路和所述位线连接，以基于选中的存储单元电连接到所述选中的位线的位置来控制输入到所述选中的位线的位线电压。另外，根据本公开的一个实施例，一种可变电阻存储器件可以包括存储单元阵列和控制电路块。所述存储单元阵列可以包括多个字线、多个位线和多个存储单元。所述存储单元阵列还可以包括连接在所述字线和所述位线之间的存储层。所述控制电路块可以包括行开关块和行开关驱动电路。所述行开关块可以包括行开关，所述行开关被配置为响应于行选择信号而向选中的字线提供字线电压。所述行开关驱动电路可以被配置为基于选中的存储单元电连接到所述选中的字线的位置来控制所述行开关块的与所述选中的字线连接的行开关的驱动力。此外，根据本公开的一个实施例，一种可变电阻存储器件可以包括存储单元阵列和与所述存储单元阵列连接的控制电路块。所述存储单元阵列可以包括多个字线、多个位线和多个存储单元。所述存储单元阵列还可以包括连接在所述字线和所述位线之间的存储层。基于沿着位线的、从所述控制电路块到所述存储单元连接在所述位线上的位置的电子距离，所述存储单元阵列中的每个存储单元属于相邻单元组、中间单元组或远程单元组。所述控制电路块可以包括位线控制电路和字线控制电路。所述位线控制电路可以被配置为：当连接到所述选中的位线的选中的存储单元属于所述相邻单元组时，降低施加到所述选中的位线的电压和电流。所述字线控制电路可以被配置为控制施加到与所述选中的存储单元连接的选中的字线的电压和电流。附图说明附图连同下面的详细描述被并入并构成说明书的一部分，并且用于进一步说明包括所要求保护的新颖性的专利技术构思的实施例，以及解释那些实施例的各种原理和优点，在附图中，在所有单独视图中相同的附图标记指代相同或功能相似的元件。图1示出了图示根据本教导的实施例的可变电阻存储系统的框图。图2示出了图示根据本教导的示例实施例的可变电阻存储器件的电路图。图3示出了图示图2的存储单元阵列的电路图。图4示出了图示根据本教导的实施例的存储单元的电路图。图5示出了图示根据本教导的实施例的位线控制电路的电路图。图6示出了图示根据本教导的实施例的控制逻辑电路的框图。图7示出了图示图6的选择信号发生电路的电路图。图8示出了图示根据本教导的实施例的可变电阻存储器件的框图。图9示出了图示图8的行开关驱动电路的电路图。图10示出了图示图8的控制逻辑电路的框图。图11示出了图示图10的驱动信号发生电路的框图。图12示出了图示根据本教导的示例实施例的可变电阻存储器件的框图。图13示出了图示图12中的控制逻辑电路的框图。图14示出了根据本教导的示例实施例的可变电阻存储器件中的随时间流逝的单元电流的曲线图。图15示出了图示根据本教导的示例实施例的控制逻辑电路的框图。图16示出了图示图15的计时器的电路图。具体实施方式参考附图详细描述本教导的各种实施例。附图是各种实施例(和中间结构)的示意性图示。因此，可以预期由于例如制造技术和/或公差而导致的所述图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文示出的特定配置和形状，而是可以包括不脱离由所附权利要求所阐述的本教导的精神和范围的、在配置和形状上的偏差。在本文中参考代表性实施例的横截面和/或平面图示来描述本教导。然而，本教导的所呈现的实施例不应被解释为限制性的。尽管呈现了有限数量的实施例，但是本领域技术人员将理解的是，在不脱离如所要求保护的本教导的原理和精神的情况下，可以对这些实施例进行改变。图1示出了图示根据实施例的可变电阻存储系统的框图，图2是图示了根据实施例的可变电阻存储器件的电路图。参见图1，可变电阻存储系统10可以包括控制器50和可变电阻存储器件100，所述可变电阻存储器件100包括至少一个存储单元阵列110。控制器50可以被配置为向可变电阻存储器件100提供用于驱动可变电阻存储器件100的命令CMD、地址ADD、控制信号Ctrl和数据DATA。控制器50可以包括位置存储块60。位置存储块60可以被配置为：储存用于根据提供给可变电阻存储器件100的地址ADD而将存储单元阵列110的存储单元分类为相邻单元、中间单元或远程单元的信息。参见图2，可变电阻存储器件100可以包括存储单元阵列110和控制电路块CB。存储单元阵列110可以具有交叉点型结构，所述交叉点型结构包括多个第一信号线、多个第二信号线和多个存储单元。存储单元可以连接在第一信号线和第二信号线之间。第一信号线可以包括位线BL。第二信号线可以包括字线WL。替代地，第一信号线可以包括字线WL，而第二信号线可以包括位线BL。对于一些实施例在本文使用的“连接”一词可以是指彼此直接物理接触或电接触的第一组件和第二组件。对于其他实施例在本文使用的“连接”一词可以是指第一组件和第二组件借助于设置在第一组件和第二组件之间的第三、且可能是附加的组件而彼此间接物理接触或电接触。控制电路块CB可以包括：列开关块120、行开关块130、读取/写入电路140、位线控制电路150、控制逻辑电路160、电流供应电路180和感测放大器190。图3示出了详细图示图2的存储单元阵列110的电路图，图4示出了图示根据示例实施例的存储单元的电路图。参见图3，存储单元阵列110可以包括多个字线WL<0:XH>、多个位线BL<0:YH>以及多个存储单元MC。字线WL<0:XH>可以沿y方向以一致的间隙彼此间隔开。位线BL<0:YH>可以沿x方向以一致的间隙彼此间隔开。因此，字线WL<0:XH>和位线BL<0:YH>可以基本上彼此垂直。存储单元MC可以布置在字线WL<0:XH>和位线BL<0:YH>之间的交叉点处。字线WL<0:XH>的数量、位线BL<0:YH>的数量以及存储单元MC的数量可以根据存储器件100的集成度而变化。存储单元阵列110可以具有二维或三维本文档来自技高网...

【技术保护点】
1.一种可变电阻存储器件，包括：存储单元阵列，所述存储单元阵列包括多个字线、多个位线和多个存储单元，每个存储单元连接在所述多个字线的字线和所述多个位线的位线之间；以及控制电路块，所述控制电路块被配置为控制所述存储单元阵列，其中，所述控制电路块包括：读取/写入电路，所述读取/写入电路被配置为向所述多个位线之中的选中的位线提供驱动电压；以及位线控制电路，所述位线控制电路电连接在所述读取/写入电路和所述多个位线之间，以基于选中的存储单元电连接到所述选中的位线的位置来控制输入到所述选中的位线的驱动电压。

【技术特征摘要】
2018.01.10 KR 10-2018-00034131.一种可变电阻存储器件，包括：存储单元阵列，所述存储单元阵列包括多个字线、多个位线和多个存储单元，每个存储单元连接在所述多个字线的字线和所述多个位线的位线之间；以及控制电路块，所述控制电路块被配置为控制所述存储单元阵列，其中，所述控制电路块包括：读取/写入电路，所述读取/写入电路被配置为向所述多个位线之中的选中的位线提供驱动电压；以及位线控制电路，所述位线控制电路电连接在所述读取/写入电路和所述多个位线之间，以基于选中的存储单元电连接到所述选中的位线的位置来控制输入到所述选中的位线的驱动电压。2.如权利要求1所述的可变电阻存储器件，其中，所述存储单元阵列包括：存储单元的相邻单元组，其包括与所述控制电路块相邻的、所述多个位线的第一位线子集；存储单元的远程单元组，其包括与所述控制电路块间隔开的、所述多个位线的第三位线子集；以及存储单元的中间单元组，其包括布置在所述第一位线子集和所述第三位线子集之间的、所述多个位线的第二位线子集。3.如权利要求2所述的可变电阻存储器件，其中，所述位线控制电路包括：低电阻网络，所述低电阻网络能够连接在所述读取/写入电路和所述位线之间；中间电阻网络，所述中间电阻网络能够连接在所述读取/写入电路和所述位线之间，所述中间电阻网络具有比所述低电阻网络的电阻更高的电阻；以及高电阻网络，所述高电阻网络能够连接在所述读取/写入电路和所述位线之间，所述高电阻网络具有比所述中间电阻网络的电阻更高的电阻；其中，当所述选中的存储单元处于所述相邻单元组中时，所述高电阻网络选择性地连接在所述读取/写入电路和所述选中的位线之间。4.如权利要求2所述的可变电阻存储器件，其中，所述位线控制电路包括：低电阻网络，所述低电阻网络能够连接在所述读取/写入电路和所述位线之间；中间电阻网络，所述中间电阻网络能够连接在所述读取/写入电路和所述位线之间，所述中间电阻网络具有比所述低电阻网络的电阻更高的电阻；以及高电阻网络，所述高电阻网络能够连接在所述读取/写入电路和所述位线之间，所述高电阻网络具有比所述中间电阻网络的电阻更高的电阻，其中，当所述选中的存储单元处于所述中间单元组中时，所述中间电阻网络选择性地连接在所述读取/写入电路和所述选中的位线之间。5.如权利要求2所述的可变电阻存储器件，其中，所述位线控制电路包括：低电阻网络，所述低电阻网络能够连接在所述读取/写入电路和所述位线之间；中间电阻网络，所述中间电阻网络能够连接在所述读取/写入电路和所述位线之间，所述中间电阻网络具有比所述低电阻网络的电阻更高的电阻；以及高电阻网络，所述高电阻网络能够连接在所述读取/写入电路和所述位线之间，所述高电阻网络具有比所述中间电阻网络的电阻更高的电阻，其中，当所述选中的存储单元处于所述远程单元组中时，所述低电阻网络选择性地连接在所述读取/写入电路和所述选中的位线之间。6.如权利要求2所述的可变电阻存储器件，其中，所述位线控制电路包括：低电阻网络；中间电阻网络，所述中间电阻网络与所述低电阻网络连接，所述中间电阻网络具有比所述低电阻网络的电阻更高的电阻；高电阻网络，所述高电阻网络与所述中间电阻网络连接，所述高电阻网络具有比所述中间电阻网络的电阻更高的电阻；第零开关，所述第零开关与所述高电阻网络并联连接；第一开关，所述第一开关与所述中间电阻网络并联连接；以及第二开关，所述第二开关与所述低电阻网络并联连接，其中，所述第零开关、所述第一开关和所述第二开关之中的至少一个响应于第零电阻选择信号、第一电阻选择信号和第二电阻选择信号之中的至少一个而被切换，基于所述选中的存储单元的位置而被选择性地接通。7.如权利要求6所述的可变电阻存储器件，其中，所述控制电路块还包括控制逻辑电路，所述控制逻辑电路包括选择信号发生电路，所述选择信号发生电路被配置为下列中的至少一者：基于所述相邻单元组的位线地址和字线地址来产生所述第零电阻选择信号；基于所述中间单元组的位线地址和字线地址来产生所述第一电阻选择信号；以及基于所述远程单元组的位线地址和字线地址来产生所述第二电阻选择信号。8.一种可变电阻存储器件，包括：存储单元阵列，所述存储单元阵列包括：多个字线；多个位线；以及多个存储单元，每个存储单元连接在所述多个字线的字线和所述多个位线的位线之间；以及控制电路块，所述控制电路块被配置为控制所述存储单元阵列，其中，所述控制电路块包括：行开关块，所述行开关块包括行开关，所述行开关被配置为响应于行选择信号而向选中的字线提供字线电压；以及行开关驱动电路，所述行开关驱动电路被配置为：基于选中的存储单元电连接到所述选中的字线的位置来控制所述行开关块的与所述选中的字线连接的行开关的驱动力。9.如权利要求8所述的可变电阻存储器件，其中，所述存储单元阵列还包括：存储单元的相邻单元组，其包括与所述控制电路块相邻的、所述多个位线的第一位线子集；存储单元的远程单元组，其包括与所述控制电路块间隔开的、所述多个位...

【专利技术属性】
技术研发人员：李基远，尹正赫，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR