混合配置存储器单元制造技术

一种配置存储器单元包括锁存部分，其包括具有互补输出节点的交叉耦合锁存器；以及可编程只读存储器(PROM)部分，其耦接至该锁存部分的互补输出节点中的一者，该PROM部分包括可编程可擦除ReRAM器件。

【技术实现步骤摘要】
【国外来华专利技术】混合配置存储器单元
技术介绍
本专利技术涉及集成电路技术。更具体地，本专利技术涉及用于用户可配置集成电路的配置存储器单元以及一种混合配置存储器单元。静态随机存取存储器(SRAM)单元常常用作为用于各种用户可编程集成电路(诸如现场可编程门阵列(FPGA)集成电路)的配置存储器单元。在芯片通电时，SRAM单元从位于集成电路上或集成电路外部的非易失性存储器阵列来加载。这呈现出若干问题。第一个问题是每次电路通电时从非易失性存储器来加载配置存储器所花费的时间。当然，对于大型用户可编程集成电路，这个问题变得严重。另外，芯片上(on-chip)非易失性存储器消耗大量的管芯面积会增加成本及产量问题。此外，需要改变制造工艺，以制造芯片上非易失性存储器。一种替换方案是采用芯片外(off-chip)非易失性存储器来储存配置码。关于此解决方案的一个问题是，这为黑客创造了获取配置码的机会。由于这些及其它原因，期望提供用于SRAM配置单元码的芯片上非易失性存储器储存，其不需要长的配置存储器加载时间；仅占用最小的额外管芯面积；不会影响制造工艺的复杂性。通过提供混合配置存储本文档来自技高网...

【技术保护点】
1.一种配置存储器单元，包括：/n锁存部分，其包括具有互补输出节点的交叉耦合锁存器；以及/n可编程只读存储器(PROM)部分，其耦接至所述锁存部分的互补输出节点中的一者。/n

【技术特征摘要】
【国外来华专利技术】20180201 US 62/625,036;20180313 US 62/642,453;20181.一种配置存储器单元，包括：
锁存部分，其包括具有互补输出节点的交叉耦合锁存器；以及
可编程只读存储器(PROM)部分，其耦接至所述锁存部分的互补输出节点中的一者。


2.如权利要求1所述的配置存储器单元，其特征在于，所述PROM是基于电阻式随机存取存储器(ReRAM)的PROM部分，其耦接在所述锁存部分的互补输出节点中的一者与VB偏压线之间，所述PROM部分包括可编程可擦除ReRAM器件。


3.如权利要求1所述的配置存储器单元，其特征在于，进一步包括：
第一垂直电阻器，其包含在交叉耦合电路路径中的至少一者中。


4.如权利要求2所述的配置存储器单元，其特征在于，所述可编程可擦除ReRAM器件通过PROM选择晶体管耦接至所述锁存部分的互补输出节点中的一者。


5.如权利要求3所述的配置存储器单元，其特征在于，所述锁存部分包括：
第一p沟道晶体管，其耦接在第一电压供应节点与所述互补输出节点的第一输出节点之间；
第一n沟道晶体管，其耦接在所述互补输出节点的第一输出节点与第二电压供应节点之间；
第二p沟道晶体管，其耦接在所述第一电压供应节点与所述互补输出节点的第一输出节点之间；
第二n沟道晶体管，其耦接在所述互补输出节点的第一输出节点与所述第二电压供应节点之间，
其中所述第一p沟道晶体管和所述第一n沟道晶体管的栅极一起连接至所述互补输出节点的第二输出节点，而所述第二p沟道晶体管和所述第二n沟道晶体管的栅极通过所述第一垂直电阻器一起连接至所述互补输出节点的第一输出节点。


6.如权利要求5所述的配置存储器单元，其特征在于，所述第一p沟道晶体管和所述第一n沟道晶体管的栅极通过所述第一垂直电阻器一起连接至所述互补输出节点的第二输出节点。


7.如权利要求5所述的配置存储器单元，其特征在于：
所述第二p沟道晶体管和所述第二n沟道晶体管的栅极通过所述第一垂直电阻器一起连接至所述互补输出节点的第一输出节点；以及
所述第一p沟道晶体管和所述第一n沟道晶体管的栅极通过第二垂直电阻器一起连接至所述互补输出节点的第二输出节点。


8.如权利要求1和7中任一项所述的配置存储器单元，其特征在于，所述第一垂直电阻器被形成为未编程反熔丝、原始ReRAM器件、以及高电阻金属化合物层中的一者。


9.如权利要求5所述的配置存储器单元，其特征在于：
所述第一p沟道晶体管通过第一p沟道偏压晶体管耦接在所述第一电压供应节点与所述互补输出节点的第一输出节点之间；
所述第一n沟道晶体管通过第一n沟道偏压晶体管耦接在所述互补输出节点的第一输出节点与所述第二电压供应节点之间；
所述第二p沟道晶体管通过第二p沟道偏压晶体管耦接在所...

【专利技术属性】
技术研发人员：J·L·麦科勒姆，J·W·格林，
申请(专利权)人：美高森美SOC公司，
类型：发明
国别省市：美国;US