半导体电路和半导体电路系统技术方案

半导体电路设有：第一电路，能够将第一节点的电压的反相电压施加到第二节点；第二电路，能够将第二节点的电压的反相电压施加到第一节点；第一晶体管，能够将第一节点连接到第三节点；第一存储器元件，包括连接到第三节点的第一端子和要被施加控制电压的第二端子；第二晶体管，包括要被施加第一电压的源极、连接到第三节点的漏极和连接到第一预定节点的栅极，所述第一预定节点是第一节点和第二节点中的一个；第三晶体管，包括要被施加第二电压的源极、连接到第三节点的漏极和连接到第二预定节点的栅极，所述第二预定节点是第一节点和第二节点中的另一个；和驱动器。

【技术实现步骤摘要】
【国外来华专利技术】半导体电路和半导体电路系统
本公开涉及半导体电路和半导体电路系统。
技术介绍
从生态学的角度来看，期望电子设备具有低功耗。例如，对于半导体电路，通常使用所谓的功率门控技术，其中通过选择性地停止对电路的一部分的电源供应来降低功耗。期望以这种方式停止电源供应的电路紧接在重启电源供应之后返回到尚未停止电源供应的操作状态。实现这种短时返回操作的一种方法是在电路中结合非易失性存储器元件。例如，专利文献1公开了一种电路，其中组合了作为易失性存储器的SRAM(静态随机存取存储器)和自旋转移扭矩型存储器元件。引文列表专利文献专利文献1：国际公开No.WO2009/028298专利文献2：日本未审查的专利申请公开No.2013-30249
技术实现思路
顺便提及，期望包括这样的存储器元件的电路不太可能具有干扰，并且希望进一步的改善。期望提供使得可以抑制干扰的半导体电路和半导体电路系统。根据本公开的实施例的半导体电路包括第一电路、第二电路、第一晶体管、第一存储器元件、第二晶体管、第三晶体管和驱动器本文档来自技高网...

【技术保护点】
1.一种半导体电路，包括：/n第一电路，被配置为能够生成第一节点处的电压的反相电压，并将该反相电压施加到第二节点；/n第二电路，被配置为能够生成所述第二节点处的电压的反相电压，并将该反相电压施加到所述第一节点；/n第一晶体管，被配置为能够通过被接通而将所述第一节点耦接到第三节点；/n第一存储器元件，具有耦接到所述第三节点的第一端子和要被施加控制电压的第二端子，并被允许处于第一电阻状态或第二电阻状态；/n第二晶体管，具有要被施加第一电压的源极、耦接到所述第三节点的漏极和耦接到第一预定节点的栅极，所述第一预定节点是所述第一节点和所述第二节点中的一个；/n第三晶体管，具有要被施加第二电压的源极、耦接...

【技术特征摘要】
【国外来华专利技术】20171212 JP 2017-2379801.一种半导体电路，包括：
第一电路，被配置为能够生成第一节点处的电压的反相电压，并将该反相电压施加到第二节点；
第二电路，被配置为能够生成所述第二节点处的电压的反相电压，并将该反相电压施加到所述第一节点；
第一晶体管，被配置为能够通过被接通而将所述第一节点耦接到第三节点；
第一存储器元件，具有耦接到所述第三节点的第一端子和要被施加控制电压的第二端子，并被允许处于第一电阻状态或第二电阻状态；
第二晶体管，具有要被施加第一电压的源极、耦接到所述第三节点的漏极和耦接到第一预定节点的栅极，所述第一预定节点是所述第一节点和所述第二节点中的一个；
第三晶体管，具有要被施加第二电压的源极、耦接到所述第三节点的漏极和耦接到第二预定节点的栅极，所述第二预定节点是所述第一节点和所述第二节点中的另一个；和
驱动器，被配置为能够控制所述第一晶体管的操作并设置所述控制电压。


2.根据权利要求1所述的半导体电路，还包括：
第四晶体管，具有要被施加所述第一电压的源极和耦接到所述第二晶体管的源极的漏极；和
第五晶体管，具有要被施加所述第二电压的源极和耦接到所述第三晶体管的源极的漏极，其中
所述驱动器被配置为能够进一步控制所述第四晶体管和所述第五晶体管的操作。


3.根据权利要求2所述的半导体电路，其中，在第一时段中，所述驱动器被配置为能够关断所述第一晶体管和所述第五晶体管，接通所述第四晶体管，并且将所述控制电压设置为第三电压。


4.根据权利要求3所述的半导体电路，其中，在所述第一时段之后的第二时段中，所述驱动器被配置为能够接通所述第一晶体管并且关断所述第四晶体管和所述第五晶体管。


5.根据权利要求4所述的半导体电路，其中，在所述第二时段之后在所述第一节点处的电压改变之前的第三时段中，所述驱动器被配置为能够关断所述第一晶体管和所述第四晶体管，接通所述第五晶体管，并且将所述控制电压设置为第四电压。


6.根据权利要求4所述的半导体电路，还包括控制器，所述控制器被配置为能够控制对所述第一电路和所述第二电路的电源供应，并且被配置为能够在所述第一时段和所述第二时段之间的第四时段中停止对所述第一电路和所述第二电路的电源供应。


7.根据权利要求1所述的半导体电路，还包括第六晶体管，所述第六晶体管被配置为通过被接通而将所述第二节点耦接到第四节点。


8.根据权利要求7所述的半导体电路，其中，在所述第一晶体管和所述第六晶体管之间，栅极长度、栅极宽度或阈值电压中的至少一个不同。


9.根据权利要求7所述的半导体电路，其中，所述控制电压被施加到所述第四节点。


10.根据权利要求7所述的半导体电路，其中，所述第四节点接地。


11.根据权利要求7所述的半导体电路，其中
所述第一晶体管具有要被施加包括第五电压的第一控制信号的栅极，所述第一控制信号使所述第一晶体管接通，以及
所述第六晶体管具有要被施加包括第六电压的第二控制信号的栅极，所述第二控制信号使所述第六晶体管接通。


12.根据权利要求7所述的半导体电路，其中
所述驱动器被配置为能够在第二时段中接通所述第一晶体管和所述第六晶体管，以及
在所述第二时段中，在接通电源之后，从所述第一电路经由所述第二节点流向所述第六晶体管的电流介于第一电流值和第二电流值之间，所述第一电流值是在所述第一存储器元件的电阻状态是所述第一电阻状态的情况下从所述第二电路经由所述第一节点流向所述第一晶体管的电流，并且所述第二电流值是在所述第一存储器元件的电阻状态是所述第二电阻状态的情况下从所述第二电路经由所述第一节点流向所述第一晶体管的电流。


13.根据权利要求1所述的半导体电路，其中，所述第一电路和所述第二电路被配置为在接通电源之后将所述第一节点处的电压容易地改变为预定电压。


14.根据权利要求13所述的半导体电路，其中
所述第一电路包括第七晶体管，所述第七晶体管被配置为能够通过被接通而将与所述预定电压相对应的第一电源和所述第二节点彼此耦接，
所述第二电路包括第八晶体管，所述第八晶体管被配置为能够通过被接通而将所述第一电源和所述第一节点彼此耦接，以及
在所述第七晶体管和所述第八晶体管之间，栅极长度、栅极宽度和阈值电压中的至少一个不同。


15.根据权利要求13所述的半导体电路，其中
所述第二电路包括第九晶体管，所述第九晶体管被配置为能够通过被接通而将第二电源和所述第一节点彼此耦接，所述第二电源对应于与所述预定电压不同的电压；
所述第一电路包括第十晶体管，所述第十晶体管被配置为能够通过被接通而将所述第二电源和所述第二节点彼此耦...

【专利技术属性】
技术研发人员：周藤悠介，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本;JP