半导体电路和半导体电路系统技术方案

该半导体电路设有：第一电路，能够将第一节点上的电压的反相电压施加到第二节点；第二电路，能够将第二节点上的电压的反相电压施加到第一节点；第一晶体管，能够将第一节点连接到与第一存储器元件连接的第三节点；第二晶体管，具有连接到第三节点的漏极和连接到第一预定节点的栅极；第三晶体管，包括连接到第三节点的漏极和连接到第二预定节点的栅极；第四晶体管，能够将第二节点连接到与第二存储器元件连接的第四节点；第五晶体管，包括连接到第四节点的漏极和连接到第二预定节点的栅极；以及第六晶体管，包括连接到第四节点的漏极和连接到第一预定节点的栅极。

【技术实现步骤摘要】
【国外来华专利技术】半导体电路和半导体电路系统
本公开涉及半导体电路和半导体电路系统。
技术介绍
从生态学的角度来看，期望电子设备具有低功耗。例如，对于半导体电路，常常使用所谓的功率门控技术，其中通过有选择地停止向电路的一部分供电来降低功耗。期望以这种方式停止了供电的电路在电源重启之后立即返回到尚未停止供电的操作状态。实现这种短时返回操作的一种方法是在电路中结合非易失性存储器元件。例如，专利文献1公开了一种电路，其中组合了作为易失性存储器的SRAM(静态随机存取存储器)和自旋转移扭矩型存储器元件。引文列表专利文献专利文献1：国际公开No.WO2009/028298
技术实现思路
附带地，期望包括这样的存储器元件的电路不太可能具有干扰，并且期望进一步的改善。期望提供一种能够抑制干扰的半导体电路和半导体电路系统。根据本公开的实施例的半导体电路包括第一电路、第二电路、第一晶体管、第一存储器元件、第二晶体管、第三晶体管、第四晶体管、第二存储器元件、第五晶体管、第六晶体管和驱动器。第一电路被配置为能够生成第一节点处本文档来自技高网...

【技术保护点】
1.一种半导体电路，包括：/n第一电路，被配置为能够生成第一节点处的电压的反相电压，并将该反相电压施加到第二节点；/n第二电路，被配置为能够生成所述第二节点处的电压的反相电压，并将该反相电压施加到所述第一节点；/n第一晶体管，被配置为能够通过被接通而将所述第一节点耦接到第三节点；/n第一存储器元件，具有耦接到所述第三节点的第一端子和要被施加控制电压的第二端子，并被允许处于第一电阻状态或第二电阻状态；/n第二晶体管，具有要被施加第一电压的源极、耦接到所述第三节点的漏极和耦接到第一预定节点的栅极，所述第一预定节点是所述第一节点和所述第二节点中的一个；/n第三晶体管，具有要被施加第二电压的源极、耦接...

【技术特征摘要】
【国外来华专利技术】20171212 JP 2017-2379791.一种半导体电路，包括：
第一电路，被配置为能够生成第一节点处的电压的反相电压，并将该反相电压施加到第二节点；
第二电路，被配置为能够生成所述第二节点处的电压的反相电压，并将该反相电压施加到所述第一节点；
第一晶体管，被配置为能够通过被接通而将所述第一节点耦接到第三节点；
第一存储器元件，具有耦接到所述第三节点的第一端子和要被施加控制电压的第二端子，并被允许处于第一电阻状态或第二电阻状态；
第二晶体管，具有要被施加第一电压的源极、耦接到所述第三节点的漏极和耦接到第一预定节点的栅极，所述第一预定节点是所述第一节点和所述第二节点中的一个；
第三晶体管，具有要被施加第二电压的源极、耦接到所述第三节点的漏极和耦接到第二预定节点的栅极，所述第二预定节点是所述第一节点和所述第二节点中的另一个；
第四晶体管，被配置为能够通过被接通而将所述第二节点耦接到第四节点；
第二存储器元件，具有耦接到所述第四节点的第一端子和要被施加所述控制电压的第二端子，并被允许处于所述第一电阻状态或所述第二电阻状态；
第五晶体管，具有要被施加所述第一电压的源极、耦接到所述第四节点的漏极和耦接到所述第二预定节点的栅极；
第六晶体管，具有要被施加所述第二电压的源极、耦接到所述第四节点的漏极和耦接到所述第一预定节点的栅极；以及
驱动器，被配置为能够控制所述第一晶体管和所述第四晶体管的操作并且设置所述控制电压。


2.如权利要求1所述的半导体电路，还包括：
第七晶体管，具有要被施加所述第一电压的源极和耦接到所述第二晶体管的源极的漏极；
第八晶体管，具有要被施加所述第二电压的源极和耦接到所述第三晶体管的源极的漏极；
第九晶体管，具有要被施加所述第一电压的源极和耦接到所述第五晶体管的源极的漏极；以及
第十晶体管，具有要被施加所述第二电压的源极和耦接到所述第六晶体管的源极的漏极，其中
所述驱动器被配置为能够还控制所述第七晶体管、所述第八晶体管、所述第九晶体管和所述第十晶体管的操作。


3.如权利要求2所述的半导体电路，其中，在第一时段中，所述驱动器被配置为能够关断所述第一晶体管、所述第四晶体管、所述第八晶体管和所述第十晶体管，接通所述第七晶体管和所述第九晶体管，并且将所述控制电压设置为第三电压。


4.如权利要求3所述的半导体电路，其中，在所述第一时段之后的第二时段中，所述驱动器被配置为能够接通所述第一晶体管和所述第四晶体管并且关断所述第七晶体管、所述第八晶体管、所述第九晶体管和所述第十晶体管。


5.如权利要求4所述的半导体电路，其中，在所述第二时段之后在所述第一节点处的电压被改变之前的第三时段中，所述驱动器被配置为能够关断所述第一晶体管、所述第四晶体管、所述第七晶体管和所述第九晶体管，接通所述第八晶体管和所述第十晶体管，并且将所述控制电压设置为第四电压。


6.如权利要求4所述的半导体电路，还包括控制器，所述控制器被配置为能够控制向所述第一电路和所述第二电路的电源供应，并且被配置为在所述第一时段和所述第二时段之间的第四时段中停止向所述第一电路和所述第二电路的电源供应。


7.如权利要求1所述的半导体电路，还包括：
第十一晶体管，具有要被施加所述第一电压的源极以及耦接到所述第二晶体管的源极和所述第五晶体管的源极的漏极；以及
第十二晶体管，具有要被施加所述第二电压的源极以及耦接到所述第三晶体管的源极和所述第六晶体管的源极的漏极。


8.如权利要求1所述的半导体电路，还包括：
第一控制线，耦接到所述第二晶体管的源极和所述第五晶体管的源极；以及
第二控制线，耦接到所述第三晶体管的源极和所述第六晶体管的源极，其中
所述驱动器被配置为能够还驱动所述第一控制线和所述第二控制线。


9.如权利要求8所述的半导体电路，还包括：
第三电路，被配置为能够生成第五节点处的电压的反相电压，并将该反相电压施加到第六节点；
第四电路，被配置为能够生成所述第六节点处的电压的反相电压，并将该反相电压施加到所述第五节点；
第十三晶体管，被配置为能够通过被接通而将所述第五节点耦接到第七节点；
第三存储器元件，具有耦接到所述第七节点的第一端子和要被施加所述控制电压的第二端子，并...

【专利技术属性】
技术研发人员：周藤悠介，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本;JP