半导体器件及其形成方法技术

一种半导体器件及其形成方法，方法包括：提供基底；在基底上形成伪栅极结构、以及位于所述伪栅极结构侧壁的第一侧墙；在基底上形成介质层，所述介质层覆盖所述第一侧墙的侧壁；去除部分伪栅极结构形成第一伪栅极结构，在介质层内形成第一开口，所述第一开口底部表面距离介质层顶部表面的距离为第一距离；形成第一开口后，去除第一开口侧壁暴露出的第一侧墙以形成第一修正侧墙，并且在介质层内形成第二开口，第二开口暴露出第一修正侧墙顶部表面；形成第二开口后，去除第一伪栅极结构，在介质层内形成栅开口；形成栅开口后，在所述栅开口内形成栅极结构。所述方法提高了半导体器件的性能。

Semiconductor devices and their formation methods

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。然而，现有技术形成的半导体器件的性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述技术问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底；在基底上形成伪栅极结构、以及位于所述伪栅极结构侧壁的第一侧墙；在基底上形成介质层，所述介质层覆盖所述第一侧墙的侧壁；去除部分伪栅极结构形成第一伪栅极结构，在介质层内形成第一开口，所述第一开口底部表面距离介质层顶部表面的距离为第一距离；形成第一开口后，去除第一开口侧壁暴露出的第一侧墙以形成第一修正侧墙，并且在介质层内形成第二开口，第二开口暴露出第一修正侧墙顶部表面；形成第二开口后，去除第一伪栅极结构，在介质层内形成栅开口；形成栅开口后，在所述栅开口内形成栅极结构。可选的，所述第二开口形成步骤包括：形成第一开口后，对所述第一开口暴露出的第一侧墙进行改性处理，形成第一改性层；刻蚀去除所述第一改性层，形成第二开口。可选的，所述改性处理工艺包括氧化工艺。可选的，所述氧化工艺包括等离子体氧化工艺。可选的，刻蚀去除所述第一改性层的工艺为各向同性的湿法刻蚀工艺。可选的，所述湿法刻蚀工艺的参数包括：采用的刻蚀液为氢氟酸溶液，所述氢氟酸溶液的浓度为0.1％～1％。可选的，所述第一侧墙的材料包括：碳氮氧化硅、碳氧化硅或碳氮化硅。可选的，所述第一侧墙的厚度为1nm～5nm。可选的，所述基底顶部表面距离介质层顶部表面的距离为第二距离，所述第一距离为第二距离的四分之一到三分之一。可选的，所述第一距离为10nm～50nm。可选的，还包括：在所述第一侧墙侧壁表面形成第二侧墙，所述介质层覆盖所述第二侧墙侧壁。可选的，所述的第二侧墙的材料与第一侧墙不同；所述第二侧墙的材料包括：氧化硅、氮化硅或氮氧化硅。可选的，所述的第二侧墙的材料与第一侧墙的材料相同。可选的，形成第二开口方法还包括：形成第一开口后，去除部分第二侧墙形成第二修正侧墙，所述第二修正侧墙的顶部低于介质层表面。可选的，所述第二开口形成方法包括：形成第一开口后，对所述第一开口暴露出的第一侧墙和第二侧墙进行改性处理，形成第一改性层和第二改性层；刻蚀去除所述第一改性层和第二改性层，形成第二开口、第一修正侧墙和第二修正侧墙。可选的，所述栅极结构包括栅介质层位于所述栅介质层上的栅极层。可选的，所述栅极结构的形成方法包括：在栅开口内和介质层上形成初始栅介质层；在初始栅介质层上形成初始栅极层；平坦化所述初始栅介质层和初始栅极层，直至暴露出介质层顶部表面，在栅开口内形成栅极结构。可选的，还包括：形成介质层之前，在伪栅极结构和第一侧墙两侧的基底内形成源漏掺杂区，所述源漏掺杂区的形成方法包括：在伪栅极结构和第一侧墙两侧的基底内形成凹槽；在凹槽内外延形成源漏掺杂区。本专利技术还提供一种半导体器件，包括：基底；位于基底上的介质层，位于介质层内的栅开口，位于栅开口的侧壁的第一修正侧墙，第一修正侧墙的顶部低于介质层顶部，第一修正侧墙顶部距离介质层顶部表面的距离为第一距离；位于栅开口的栅极结构，栅极结构覆盖第一修正侧墙的侧壁和顶部。可选的，所述第一距离为10nm～50nm。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体器件的形成方法中，通过去除部分第一侧墙，使所形成的第一修正侧墙低于介质层顶部表面，使得栅开口顶部尺寸大于底部尺寸。后续在栅开口内形成栅极层时，能够使所形成的栅极结构内部致密，不容易使栅极结构内部形成空洞，形成的栅极结构性能好，有利于提高器件的性能。进一步，所述第一侧墙侧壁形成有第二侧墙，第二侧墙和第一侧墙材料相同，因此所述第二开口由第一开口、被去除的部分第一侧墙和被去除部分第二侧墙构成，栅开口顶部的尺寸更大，更加利于后续的栅极结构的填充，沉积效果更好，形成的栅极结构形成好，有利与提高器件的性能。附图说明图1至图3是一种半导体器件形成过程的结构示意图；图4至图10是本专利技术一实施例中半导体器件形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术的半导体器件的性能较差。图1至图3是一种半导体器件形成过程的结构示意图；参考图1，提供基底；所述基底包括半导体衬底100，隔离结构101和鳍部110，在基底上形成伪栅极结构120、第一侧墙131、第二侧墙141、源漏掺杂区150和介质层160，伪栅极结构120位于基底上，源漏掺杂区150位于伪栅极结构120、第一侧墙131和第二侧墙141两侧的基底中，介质层160位于源漏掺杂区150和伪栅极结构120上。参考图2，去除伪栅极结构120，形成栅开口170。参考图3，形成栅开口170后，在栅开口170内和介质层160上形成初始栅介质层171、初始功函数层172和初始栅极层173。随着半导体技术的发展，器件的关键尺寸越来越小，栅极结构的尺寸也越来越小，栅开口的深宽比也越来越大。所述栅开口由刻蚀栅极结构形成，刻蚀形成栅开口过程中，由于深宽比较大，基于刻蚀工艺的限制，所形成的栅开口的形貌为上方开口小，下方开口大，在实际工艺过程中，栅开口顶部和底部的差距达到2nm以上，栅极结构的主要膜层，栅介质层、功函数层和栅极层均通过沉积工艺形成，在沉积过程中，由于栅开口顶部较小，形成初始栅介质层和初始功函数层后，导致栅开口顶部开口更小，后续继续沉积形成栅极层时，顶部开口小的地方容易闭合，而栅开口底部开口较大，还没有填充好，从而在栅开口内形成空洞，即形成的栅极层内形成了空洞，从而影响所形成栅极结构的性能，导致半导体器件性能较差。本专利技术实施例，通过去除伪栅极结构和部分伪栅极结构两侧的第一侧墙形成顶部栅开口，顶部栅开口比底部栅开口的开口大，沉积形成栅极结构时沉积效果好，不易形成空洞，所述方法提供了半导体器件的性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图4至图10是本专利技术一实施例中半导体器件形成过程的结构示意图。参考图4，提供基底。本实施例中，以所述半导体器件为鳍式场效应晶体管为示例进行说明，在其它实施例中，半导体器件为平面式的MOS晶体管。本实施例中，所述基底包括半导体衬底200和位于半导体衬底200上的鳍部210。在其它实施例中，当半导体器件为平面式的MOS晶体管时，基底为平面式的半导体衬底。本实施例中，所述半导体衬底200上还具有隔离层201，隔离层201覆盖鳍部210的部分侧壁，所述隔离层201的顶部表面低于鳍部本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底；在基底上形成伪栅极结构、以及位于所述伪栅极结构侧壁的第一侧墙；在基底上形成介质层，所述介质层覆盖所述第一侧墙的侧壁；去除部分伪栅极结构形成第一伪栅极结构，在介质层内形成第一开口，所述第一开口底部表面距离介质层顶部表面的距离为第一距离；形成第一开口后，去除第一开口侧壁暴露出的第一侧墙以形成第一修正侧墙，并且在介质层内形成第二开口，第二开口暴露出第一修正侧墙顶部表面；形成第二开口后，去除第一伪栅极结构，在介质层内形成栅开口；形成栅开口后，在所述栅开口内形成栅极结构。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底；在基底上形成伪栅极结构、以及位于所述伪栅极结构侧壁的第一侧墙；在基底上形成介质层，所述介质层覆盖所述第一侧墙的侧壁；去除部分伪栅极结构形成第一伪栅极结构，在介质层内形成第一开口，所述第一开口底部表面距离介质层顶部表面的距离为第一距离；形成第一开口后，去除第一开口侧壁暴露出的第一侧墙以形成第一修正侧墙，并且在介质层内形成第二开口，第二开口暴露出第一修正侧墙顶部表面；形成第二开口后，去除第一伪栅极结构，在介质层内形成栅开口；形成栅开口后，在所述栅开口内形成栅极结构。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二开口形成步骤包括：形成第一开口后，对所述第一开口暴露出的第一侧墙进行改性处理，形成第一改性层；刻蚀去除所述第一改性层，形成第二开口。3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述改性处理工艺包括氧化工艺。4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述氧化工艺包括等离子体氧化工艺。5.根据权利要求2所述的半导体器件的形成方法，其特征在于，刻蚀去除所述第一改性层的工艺为各向同性的湿法刻蚀工艺。6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：采用的刻蚀液为氢氟酸溶液，所述氢氟酸溶液的浓度为0.1％～1％。7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一侧墙的材料包括：碳氮氧化硅、碳氧化硅或碳氮化硅。8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一侧墙的厚度为1nm～5nm。9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底顶部表面距离介质层顶部表面的距离为第二距离，所述第一距离为第二距离的四分之一到三分之一。10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述第一距离为10nm～50nm。11.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述第...

【专利技术属性】
技术研发人员：夏雪，刘轶群，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31