形成硅锗外延层的方法技术

本发明专利技术涉及形成硅锗外延层的方法，涉及半导体芯片制造技术，通过采用包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，代替硅氢化物或氯硅化物中的一种的硅源进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，有效提高了衬底上不同图形区域的硅锗外延层生长的均匀性，改善micro‑loading效应。

Method of Forming Silicon Germanium Epitaxy Layer

【技术实现步骤摘要】
形成硅锗外延层的方法
本专利技术涉及半导体制造技术，尤其涉及一种形成硅锗外延层的方法。
技术介绍
在半导体制造
，随着半导体技术的发展，各种半导体器件的特征尺寸不断减小，且对半导体器件性能的要求越来越高。对于PMOS器件，目前通常通过嵌入式锗硅外延工艺形成硅锗外延层来提高PMOS器件的空穴沟道迁移率，从而提高PMOS器件性能。然而在晶圆的制造过程中，晶圆上通常包括不同的图形区域，如孤立图形区(ISO)和密集图形区(Dense)，进行嵌入式锗硅外延工艺时，通常都存在不同图形区域生长不均匀而引起的微加载效应(micro-loading)。因锗硅不易去除，存在的micro-loading效应可能会对后续的工艺加工造成影响，同时会影响到不同图形区域间器件电学性能参数能否同时达标的问题。因此，如何有效地降低不同区域的micro-loading，为后续工艺提供良好的工艺环境，促进不同图形区域的性能同时达标，提高半导体器件良率成为业界研究的重点。
技术实现思路
本专利技术的目的在于提供一种形成硅锗外延层的方法，以有效提高衬底上不同图形区域的硅锗外延层生长的均匀性，改善micro-loading效应。本专利技术提供的形成硅锗外延层的方法，包括：S1：提供一半导体衬底，半导体衬底上包括密集图形区和孤立图形区，其中密集图形区和孤立图形区均包括PMOS器件；S2：在PMOS器件的漏源区形成凹槽；以及S3：以包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，其中硅氢化物为包括硅元素和氢元素组成的一种气体硅化物，氯硅化物为包括硅元素和氯元素组成的一种气体硅化物。更进一步的，所述密集图形区为逻辑区域，所述孤立图形区为SRAM区域。更进一步的，所述PMOS器件包括栅极结构，以及位于栅极结构两侧的有源区和漏区。更进一步的，所述凹槽形成在所述有源区和漏区。更进一步的，通过干法或湿法刻蚀工艺形成所述凹槽。更进一步的，所述硅氢化物为硅烷。更进一步的，所述硅烷为SiH4或Si2H6。更进一步的，所述氯硅化物为卤代硅烷。更进一步的，所述卤代硅烷为SiH2Cl2、SiH3Cl、SiHCl3或SiCl4。更进一步的，所述混合性气体中硅氢化物与氯硅化物的比例在1:1至1:20之间。更进一步的，所述混合性气体中还包括选择性刻蚀气体HCl、锗烷GeH4、掺杂气体B2H6和载气H2。更进一步的，所述硅锗外延层包括种晶层、过渡层、体锗硅层和盖帽层。更进一步的，还包括降低嵌入式硅锗外延工艺的压力压强、增加HCl选择性气体流量和降低整体沉积速率中的一种或多种。本专利技术提供的形成硅锗外延层的方法，通过采用包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，代替硅氢化物或氯硅化物中的一种的硅源进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，有效提高了衬底上不同图形区域的硅锗外延层生长的均匀性，改善micro-loading效应。附图说明图1为一半导体器件示意图。图2为现有技术中半导体器件锗硅外延工艺后示意图。图3为本专利技术一实施例的形成硅锗外延层的方法的流程图。图4为现有嵌入式锗硅外延工艺在不同通程间距(throughpitch)处形成的外延层的示例图。图5为采用本专利技术的嵌入式锗硅外延工艺在不同通程间距(throughpitch)处形成的外延层的示例图。具体实施方式下面将结合附图，对本专利技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。具体的，可参阅图1，图1为一半导体器件示意图。如图1所示，通常在半导体衬底上包括孤立图形区和密集图形区，如图1中虚线AA左侧的区域为孤立图形区域，虚线AA右侧的区域为密集图形区域，其中孤立图形区域与密集图形区域均包括PMOS器件。现有的嵌入式锗硅外延层为在半导体衬底上形成的凹槽内，通过一种硅源，如SiH4、Si2H6等硅氢化物或DCS(SiH2Cl2)、SiH3Cl、SiHCl3、SiCl4等氯硅化物中的一种与其它必需气体组成的混合气体通过沉积成膜工艺形成，所述凹槽位于PMOS晶体管的两侧。请再参阅图1，若使用DCS氯硅化物单独作为硅源，在孤立图形区和密集图形区域的micro-loading很大。另请参阅图2，图2为现有技术中半导体器件锗硅外延工艺后示意图，如图2所示，若使用SiH4硅氢化物单独作为硅源，micro-loading相对较小，但容易发生堆垛层错(stackingfault)的缺陷，因此即能改善生长均匀性，又能同时避免stackingfault的缺陷的方法非常急需。现有技术中，主要集中在对嵌入式硅锗外延工艺的研究，如降低嵌入式硅锗外延工艺的压力压强、增加HCl选择性气体流量，也有少部分人采用降低整体沉积速率的方式来提高生长均匀性，改善micro-loading效应。本专利技术另辟蹊径，从硅源出发来提高生长均匀性，改善micro-loading效应。具体的，本专利技术一实施例中，提供一种形成硅锗外延层的方法，具体的，请参阅图3，图3为本专利技术一实施例的形成硅锗外延层的方法的流程图，如图3所示，一实施例的形成硅锗外延层的方法，包括：S1：提供一半导体衬底，半导体衬底上包括密集图形区和孤立图形区，其中密集图形区和孤立图形区均包括PMOS器件；S2：在PMOS器件的漏源区形成凹槽；以及S3：以包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，其中硅氢化物为包括硅元素和氢元素组成的一种气体硅化物，氯硅化物为包括硅元素和氯元素组成的一种气体硅化物。具体的：S1：提供一半导体衬底，半导体衬底上包括密集图形区和孤立图形区，其中密集图形区和孤立图形区均包括PMOS器件。在本专利技术一实施例中，密集图形区为逻辑区域(Logic)，孤立图形区为SRAM区域。密集图形区和孤立图形区间存在较大的micro-loading。其中密集图形区和孤立图形区均包括PMOS器件，PMOS器件包括栅极结构，以及位于栅极结构两侧的有源区和漏区。为提高PMOS器件的性能通常在栅极结构两侧的有源区和漏区进行嵌入式硅锗外延工艺以形成硅锗外延层。现有的形成硅锗外延层的方法，由于密集图形区和孤立图形区间存在较大的micro-loading导致硅锗外延层不均匀或有缺陷，也即硅锗外延层性能较差。S2：在PMOS器件的漏源区形成凹槽。在PMOS器件的栅极结构的两侧的有源区和漏区形成所述凹槽。具体的，在本专利技术一实施例中，通过干法或湿法刻蚀工艺形成所述凹槽。本专利技术对凹槽的形状不做限定。S3：以包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，其中硅氢化物为包括硅元素和氢元素组成的一种气体硅化物，氯硅化物为包括硅元素和氯元素组成的一种气体硅化物。更具体的，在本专利技术一实施例中，硅氢化物为硅烷，如SiH4、Si2H6等；氯硅化物为卤代硅烷，如SiH2Cl2、SiH3Cl、SiHCl3、SiCl4本文档来自技高网...

【技术保护点】
1.一种形成硅锗外延层的方法，其特征在于，包括：S1：提供一半导体衬底，半导体衬底上包括密集图形区和孤立图形区，其中密集图形区和孤立图形区均包括PMOS器件；S2：在PMOS器件的漏源区形成凹槽；以及S3：以包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，其中硅氢化物为包括硅元素和氢元素组成的一种气体硅化物，氯硅化物为包括硅元素和氯元素组成的一种气体硅化物。

【技术特征摘要】
1.一种形成硅锗外延层的方法，其特征在于，包括：S1：提供一半导体衬底，半导体衬底上包括密集图形区和孤立图形区，其中密集图形区和孤立图形区均包括PMOS器件；S2：在PMOS器件的漏源区形成凹槽；以及S3：以包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层，其中硅氢化物为包括硅元素和氢元素组成的一种气体硅化物，氯硅化物为包括硅元素和氯元素组成的一种气体硅化物。2.根据权利要求1所述的形成硅锗外延层的方法，其特征在于，所述密集图形区为逻辑区域，所述孤立图形区为SRAM区域。3.根据权利要求1所述的形成硅锗外延层的方法，其特征在于，所述PMOS器件包括栅极结构，以及位于栅极结构两侧的有源区和漏区。4.根据权利要求3所述的形成硅锗外延层的方法，其特征在于，所述凹槽形成在所述有源区和漏区。5.根据权利要求4所述的形成硅锗外延层的方法，其特征在于，通过干法或湿法刻蚀工艺形成所述凹槽。6.根据权利要求1所述的形成硅锗外延层的...

【专利技术属性】
技术研发人员：谭俊，黄秋铭，颜强，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31