一种氮化镓器件及氮化镓封装结构制造技术

本发明专利技术提供一种氮化镓器件及氮化镓封装结构，所述氮化镓器件包括：硅芯片正装在所述PCB双面基板的顶面上，氮化镓芯片倒装在所述PCB双面基板的顶面上，并借助于Cascode级联方式在所述PCB双面基板的顶面形成氮化镓器件的至少一个焊盘电极；其中，焊盘电极中的任一个，借助导通孔延伸至所述PCB双面基板的底面，在PCB双面基板的顶面上，导通孔的投影区域被焊盘电极的投影区域完全覆盖或与之交叠。上述氮化镓器件的制备工艺简单，散热效果好，同时能够实现把D－Mode的Gan HEMT通过Cascode级联转变成常关型的器件，推广方便，使用范围广。

A GaN Device and GaN Packaging Structure

【技术实现步骤摘要】
一种氮化镓器件及氮化镓封装结构
本专利技术涉及半导体
，特别是一种氮化镓器件及氮化镓封装结构。
技术介绍
GaNHEMT(高电子迁移率晶体管)被称为是第三代功率半导体器件。由于硅物理特征的局限性，GaNHEMT将逐渐取代硅器件在电力电子领域中的多数应用，进一步提高电力电子系统的效率及减小体积、降低制造成本。在硅基晶圆上生成的硅半导体PN结为“垂直结构”，所以MOSFET晶体管的三个极“垂直结构”般地分布在晶体管半导体芯片的上下两个平面上。在晶圆上面的氮化镓材料上生成的半导体PN结可以为“平面结构”，所以GaNHEMT的三个极分布在晶体管半导体芯片的同一个平面上。目前，晶体管有D-Mode(耗尽型)和E-Mode(增强型)两种。D-Mode的晶体管其漏极D和源极S之间平时处于常开的低阻态，而E-Mode的晶体管其漏极D和源极S之间平时处于常闭的高阻态。电力电子的电路拓扑中，为有效控制和方便使用，通常需要开关器件处于常闭的高阻态，所以常用的都是E-Mode的晶体管。所以D-Mode的氮化镓芯片(GANHEMT)必须通过Cascode(级联)的连接方式变成常闭的高阻态，才能方便有效地直接应用在电力电子的电路拓扑中。Cascode的连接方式如图1A所示，图1A中左侧为低压场效应管(LVMOS)的硅芯片，右侧为耗尽型的氮化镓芯片(D-ModeGANHEMT)。现有技术中提供一种Cascode连接方式的氮化镓器件，该器件是采取将低压硅芯片和氮化镓芯片分别贴在不同材料的底板上，或将低压硅芯片正装在封装支架或金属底板上，将氮化镓芯片正装在封装支架或金属底板上，然后在两芯片之间，以及芯片与封装支架引脚之间用打线的方式进行Cascode连接。结合图1B对现有技术方案的详细描述如下：底座A1是一整块金属(金属顶层导电，底层是绝缘的)，其上附接有硅芯片A3和氮化镓芯片A2。在封装过程中，将硅芯片A3的源极(Source，S)和氮化镓芯片A2的栅极(Gate，G)连接到一起，作为氮化镓器件级联管的源极电极B3引出。由于硅芯片A3的漏极(Drain，D)在底部，而底座A1是一整块金属，需要将硅芯片A3的漏极与氮化镓A2的源极附接在一起，如图1B中的B1所示。将硅芯片A3的栅极作为氮化镓器件级联管的栅极电极引出，如图1B中的B2所示。将氮化镓芯片A2的漏极作为氮化镓器件级联管的漏极电极引出，如图1B中的B4所示。现有技术完成封装后的氮化镓器件级联管的俯视图如图2所示。图2中封装后的氮化镓器件级联管的电极的排列顺序依次为栅极(G端)、源极(S端)和漏极(D端)。现有技术的缺点如下：(1)硅芯片A3底面是硅材料；而氮化镓芯片A2的底面可能是硅、碳化硅或蓝宝石晶圆基，将硅芯片和氮化镓芯片贴焊或粘贴在同一材料或不同材料的支架或底板上，其制备工艺和散热存在问题；(2)封装上述Cascode连接的器件，其工艺复杂和成本较高；(3)作为同样过载电流的功率器件，氮化镓芯片A2面积比硅芯片面积小很多，即A2芯片上供连线用的焊盘面积也是小很多，过载电流能力与连接点的有效焊接面积和连线线径和条数有关。所以图1B中器件在制备过程中考虑打线工艺要求，A2芯片上供连接用的焊盘面积比实际打线线接触面积要大好几倍。(4)A3和A2的两个芯片之间只能采用打线的方式进行连接，工艺复杂，成本高，过载电流越大打线线径越粗、条数越多。(5)上述图1B所示的Cascode连接的器件，由于Cascode封装打线问题，最后图2所示的成品的氮化镓器件的三个电极管脚的排列顺序固定为栅极(G极)，源极(S极)，漏极(D极)，除了与现有普通封装器件电极管脚顺序不同，容易出现使用上的不兼容问题。(6)封装上述图1B所示的Cascode连接的器件，由于底座A1是一块顶层是金属，底层是绝缘的金属块，导热性能极低。若焊接到框架中去，器件就不能直接通过框架进行导热，容易造成氮化镓器件的损坏。(7)封装上述图1B所示的Cascode连接的器件，底座A1的底层是绝缘非金属层，跟金属类框架进行焊接时，由于两种不同的材料，容易出现不能焊接或者焊接的成本高的情况。为此，提供一种能够解决上述问题的氮化镓器件及氮化镓封装结构成为当前亟需解决的问题。
技术实现思路
针对现有技术中的问题，本专利技术提供一种氮化镓器件及氮化镓封装结构。第一方面，本专利技术提供一种氮化镓器件，包括：设有导通孔的PCB双面基板、硅芯片和氮化镓芯片，所述硅芯片正装在所述PCB双面基板的顶面上，所述氮化镓芯片倒装在所述PCB双面基板的顶面上，并借助于Cascode级联方式在所述PCB双面基板的顶面形成氮化镓器件的至少一个焊盘电极；其中，所述焊盘电极中的任一个，借助导通孔延伸至所述PCB双面基板的底面，在所述PCB双面基板的顶面上，所述导通孔的投影区域被所述焊盘电极的投影区域完全覆盖或与之交叠。可选地，所述导通孔的导电金属与设置在所述底面上的焊盘电极电连接，所述底面上的焊盘电极覆盖所述底面的整体或部分区域。可选地，所述导通孔的导电金属通过所述底面内的走线，与底面上的焊盘电极电气连接。可选地，同一焊盘电极的投影区域内包括一个或一个以上的所述导通孔。可选地，延伸至所述底面的所述焊盘电极包括氮化镓器件的焊盘漏极、焊盘源极或焊盘栅极。可选地，所述硅芯片的漏极和所述氮化镓芯片的源极分别与所述PCB双面基板顶面内一第一走线上的焊盘焊接；及/或，所述氮化镓芯片的栅极与所述PCB双面基板顶面内一第二走线的一端焊盘焊接，所述第二走线的另一端焊盘焊接一所述焊盘源极，从所述硅芯片的源极引出一第一引线并使所述第一引线的末端焊接于所述第二走线的另一端焊盘；及/或，所述氮化镓芯片的漏极与PCB双面基板顶面内一第三走线的一端焊盘焊接，所述第三走线的另一端焊盘焊接一所述焊盘漏极；及/或所述硅芯片的栅极引出一第二引线并以所述第二引线的末端作为所述氮化镓器件的栅极。可选地，所述PCB双面基板顶面的焊盘漏极通过第一导通孔与所述底面的第四走线的一端电连接，所述第四走线的另一端焊盘用于焊接或作为一漏极封装引脚；及/或，所述PCB双面基板顶面的焊盘源极通过第二导通孔与所述底面的第五走线的一端电连接，所述第五走线的另一端焊盘用于焊接或作为一源极封装引脚；及/或，所述PCB双面基板顶面的焊盘栅极通过第三导通孔与所述底面的第六走线的一端电连接，所述第六走线的另一端焊盘用于焊接或作为一栅极封装引脚。可选地，所述第一走线、所述第二走线和所述第三走线为所述PCB双面基板顶面内的覆铜走线或其他导电金属走线，所述覆铜走线/其他导电金属走线的横截面积根据该覆铜走线内的设计电流进行选择；或者，所述第四走线、第五走线和所述第六走线为所述PCB双面基板底面内的覆铜走线，所述覆铜走线的横截面积根据该覆铜走线内的设计电流进行选择。可选地，所述PCB双面基板为覆铜的双面基板，所述PCB双面基板的基板本体的材质可以为铝基或陶瓷基。第二方面，本专利技术实施例还提供一种带有封装框架的氮化镓封装结构，所述氮化镓封装结构包括：位于所述封装框架内的如上第一方面的氮化镓器件；所述氮化镓器件的一个焊盘电极位于所述PCB双面基板的底面，且位于所述PCB双面基板底面的焊盘电极与相应的封装引脚焊接。可选地，所述封装引脚形成在所述封装框本文档来自技高网...

【技术保护点】
1.一种氮化镓器件，包括：设有导通孔的PCB双面基板、硅芯片和氮化镓芯片，其特征在于，所述硅芯片正装在所述PCB双面基板的顶面上，所述氮化镓芯片倒装在所述PCB双面基板的顶面上，并借助于Cascode级联方式在所述PCB双面基板的顶面形成氮化镓器件的至少一个焊盘电极；其中，所述焊盘电极中的任一个，借助导通孔延伸至所述PCB双面基板的底面，在所述PCB双面基板的顶面上，所述导通孔的投影区域被所述焊盘电极的投影区域完全覆盖或与之交叠。

【技术特征摘要】
1.一种氮化镓器件，包括：设有导通孔的PCB双面基板、硅芯片和氮化镓芯片，其特征在于，所述硅芯片正装在所述PCB双面基板的顶面上，所述氮化镓芯片倒装在所述PCB双面基板的顶面上，并借助于Cascode级联方式在所述PCB双面基板的顶面形成氮化镓器件的至少一个焊盘电极；其中，所述焊盘电极中的任一个，借助导通孔延伸至所述PCB双面基板的底面，在所述PCB双面基板的顶面上，所述导通孔的投影区域被所述焊盘电极的投影区域完全覆盖或与之交叠。2.根据权利要求1所述的氮化镓器件，其特征在于，所述导通孔的导电金属与设置在所述底面上的焊盘电极电连接，所述底面上的焊盘电极覆盖所述底面的整体或部分区域。3.根据权利要求1所述的氮化镓器件，其特征在于，所述导通孔的导电金属通过所述底面内的走线，与底面上的焊盘电极电气连接。4.根据权利要求1所述的氮化镓器件，其特征在于，同一焊盘电极的投影区域内包括一个或一个以上的所述导通孔。5.根据权利要求1-3任一项所述的氮化镓器件，其特征在于，延伸至所述底面的所述焊盘电极包括氮化镓器件的焊盘漏极、焊盘源极或焊盘栅极。6.根据权利要求5所述的氮化镓器件，其特征在于，所述硅芯片的漏极和所述氮化镓芯片的源极分别与所述PCB双面基板顶面内一第一走线上的焊盘焊接；及/或，所述氮化镓芯片的栅极与所述PCB双面基板顶面内一第二走线的一端焊盘焊接，所述第二走线的另一端焊盘焊接一所述焊盘源极，从所述硅芯片的源极引出一第一引线并使所述第一引线的末端焊接于所述第二走线的另一端焊盘；及/或，所述氮化镓芯片的漏极与PCB双面基板顶面内一第三走线的一端焊盘焊接，所述第三走线的另一端焊盘焊接一所述焊盘漏极；及/或所述硅芯片的栅极引出一第二引线并以所述第二引线的末端作为所述氮化镓器件的栅极。7.根据权利要求5所述的氮化镓器件，其特征在于，所述PCB双面基板...

【专利技术属性】
技术研发人员：李孟，李幸辉，罗广豪，
申请(专利权)人：镓能半导体佛山有限公司，
类型：发明
国别省市：广东,44