用于先进的集成电路结构制造的栅极切割和鳍片修整隔离制造技术

本公开的实施例属于先进的集成电路结构制造的领域，并且具体为10纳米节点以及更小的集成电路结构制造和所得到的结构。在示例中，一种方法包括形成多个鳍片并在所述多个鳍片上形成多个栅极结构。在所述多个栅极结构中的相邻的栅极结构之间形成电介质材料结构。去除所述多个栅极结构中的第一个栅极结构的一部分以暴露所述多个鳍片中的每一个鳍片的第一部分，并且去除所述多个栅极结构中的第二个栅极结构的一部分以暴露所述多个鳍片中的每一个鳍片的第二部分。去除所述多个鳍片中的每一个鳍片的被暴露的第一部分，但是不去除所述多个鳍片中的每一个鳍片的被暴露的第二部分。

Gate cutting and fin trimming isolation for advanced integrated circuit fabrication

The embodiments of the present disclosure belong to the field of advanced integrated circuit structure manufacturing, and are specifically fabricated and obtained structures for 10 nano-nodes and smaller integrated circuit structures. In an example, a method includes forming a plurality of fins and forming a plurality of gate structures on the plurality of fins. A dielectric material structure is formed between adjacent gate structures in the plurality of gate structures. A part of the first gate structure in the plurality of gate structures is removed to expose the first part of each fin in the plurality of fins, and a part of the second gate structure in the plurality of gate structures is removed to expose the second part of each fin in the plurality of fins. The first exposed part of each fin in the plurality of fins is removed, but the second exposed part of each fin in the plurality of fins is not removed.

【技术实现步骤摘要】
用于先进的集成电路结构制造的栅极切割和鳍片修整隔离相关申请的交叉引用本申请主张提交于2017年11月30日的题为“ADVANCEDINTEGRATEDCIRCUITSTRUCTUREFABRICATION（先进集成电路结构制造）”的美国临时申请号62/593,149的权益，藉此将其整个内容通过引用并入到本文中。
本公开的实施例属于先进的集成电路结构制造的领域，并且尤其是10纳米节点以及更小的集成电路结构制造和所得到的结构的领域。
技术介绍
在过去的几十年中，集成电路中的特征的缩放一直是不断发展的半导体行业的驱动力。缩放至越来越小的特征使得能够在半导体芯片的有限基板面上实现增大的功能单元密度。例如，收缩的晶体管大小允许在芯片上并入增大数量的存储器或逻辑器件，从而导致制造具有增大容量的产品。然而，对于不断变大的容量的驱使并不是没有问题的。优化每个器件的性能的必要性变得愈加显著。在常规且当前已知的制造过程中的可变性可能会限制将它们进一步延伸到10纳米节点或亚10纳米节点的范围中的可能性。因此，对于未来技术节点而言所需的功能组件的制造可能要求在当前的制造过程中引入新方法或集成新技术，或者用它本文档来自技高网...

【技术保护点】
1.一种制造集成电路结构的方法，所述方法包括：形成多个鳍片，所述多个鳍片中的各个鳍片沿着第一方向；在所述多个鳍片之上形成多个栅极结构，所述栅极结构中的各个栅极结构沿着与第一方向正交的第二方向；在所述多个栅极结构中的相邻的栅极结构之间形成电介质材料结构；去除所述多个栅极结构中的第一个栅极结构的一部分以暴露所述多个鳍片中的每一个鳍片的第一部分，并且去除所述多个栅极结构中的第二个栅极结构的一部分以暴露所述多个鳍片中的每一个鳍片的第二部分；去除所述多个鳍片中的每一个鳍片的被暴露的第一部分但是不去除所述多个鳍片中的每一个鳍片的被暴露的第二部分；以及在所述多个鳍片的被去除的第一部分的位置中形成第一绝缘结构...

【技术特征摘要】
2017.11.30 US 62/593149;2017.12.30 US 15/8593521.一种制造集成电路结构的方法，所述方法包括：形成多个鳍片，所述多个鳍片中的各个鳍片沿着第一方向；在所述多个鳍片之上形成多个栅极结构，所述栅极结构中的各个栅极结构沿着与第一方向正交的第二方向；在所述多个栅极结构中的相邻的栅极结构之间形成电介质材料结构；去除所述多个栅极结构中的第一个栅极结构的一部分以暴露所述多个鳍片中的每一个鳍片的第一部分，并且去除所述多个栅极结构中的第二个栅极结构的一部分以暴露所述多个鳍片中的每一个鳍片的第二部分；去除所述多个鳍片中的每一个鳍片的被暴露的第一部分但是不去除所述多个鳍片中的每一个鳍片的被暴露的第二部分；以及在所述多个鳍片的被去除的第一部分的位置中形成第一绝缘结构，并且在所述多个栅极结构中的第二个栅极结构的被去除部分的位置中形成第二绝缘结构。2.根据权利要求1所述的方法，其中，去除所述多个栅极结构中的第一个和第二个栅极结构的所述部分包括使用比所述多个栅极结构中的第一个和第二个栅极结构的所述部分中的每一个的宽度更宽的光刻窗口。3.根据权利要求1所述的方法，其中，去除所述多个鳍片中的每一个鳍片的被暴露的第一部分包括蚀刻至比所述多个鳍片的高度更小的深度。4.根据权利要求3所述的方法，其中，所述深度比所述多个鳍片中的源极或漏极区域的深度更大。5.根据权利要求1所述的方法，其中，所述多个鳍片包括硅，并且与硅基板的一部分连续。6.一种集成电路结构，包括：包含硅的鳍片，所述鳍片具有沿着第一方向的最长尺寸；在所述鳍片的上部之上的隔离结构，所述隔离结构具有沿着第一方向的中心；在所述鳍片的所述上部之上的第一栅极结构，第一栅极结构具有沿着与第一方向正交的第二方向的最长尺寸，其中通过沿着第一方向的节距将第一栅极结构的中心与所述隔离结构的中心间隔开；在所述鳍片的所述上部之上的第二栅极结构，第二栅极结构具有沿着第二方向的最长尺寸，其中通过沿着第一方向的所述节距将第二栅极结构的中心与第一栅极结构的中心间隔开；以及在所述鳍片的所述上部之上和与第一和第二栅极结构的隔离结构的一侧相对的第三栅极结构，第三栅极结构具有沿着第二方向的最长尺寸，其中通过沿着第一方向的所述节距将第三栅极结构的中心与所述隔离结构的中心间隔开。7.根据权利要求6所述的集成电路结构，其中，第一栅极结构、第二栅极结构以及第三栅极结构中的每一个都包括在高k栅极电介质层的侧壁上和在所述侧壁之间的栅电极。8.根据权利要求7所述的集成电路结构，其中，第一栅极结构、第二栅极结构以及第三栅极结构中的每一个都进一...

【专利技术属性】
技术研发人员：T加尼，B何，ML哈滕多夫，CP奥思，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US