半导体器件和制备半导体器件的方法技术

本发明专利技术公开了一种半导体器件和制备半导体器件的方法。该半导体器件包括：第一硅层(110；210)；第一介质层(120；220)，位于该第一硅层(110；210)上面，该第一介质层(120；220)包含窗口(121；221)，该第一介质层(120；220)的窗口(121；221)底部的横向尺寸不超过20nm；III‑V族半导体层(130；230)，位于该第一介质层(120；220)上面以及该第一介质层(120；220)的窗口(121；221)内，并在该第一介质层(120；220)的窗口(121；221)内与该第一硅层(110；210)相连。本发明专利技术实施例的半导体器件中的III‑V族半导体材料没有线位错，因而具有较高的性能。

Semiconductor Devices and Methods of Manufacturing Semiconductor Devices

The invention discloses a semiconductor device and a method for preparing a semiconductor device. The semiconductor device includes: a first silicon layer (110; 210); a first dielectric layer (120; 220), located above the first silicon layer (110; 210), the first dielectric layer (120; 220) contains a window (121; 221), the transverse size of the bottom of the window (121; 221) of the first dielectric layer (120; 220) does not exceed 20 nm; and a third-class V semiconductor layer (130; 230), located above the first dielectric layer (120; 220) and a window (121; 221). The first dielectric layer (120; 220) is connected with the first silicon layer (110; 210) in a window (121; 221) of the first dielectric layer (120; 220) and in a window (121; 221) of the first dielectric layer (120; 220). In the semiconductor device according to the embodiment of the present invention, the III_V group semiconductor material has no line dislocation and therefore has high performance.

【技术实现步骤摘要】
半导体器件和制备半导体器件的方法
本专利技术涉及信息
，并且更具体地，涉及半导体器件和制备半导体器件的方法。
技术介绍
为了提高微处理器的性能，集成电路一直保持小型化和多样化的高速发展，然而缩小的器件尺寸、增加的器件密度也带来了一些不可避免的问题，如信号延迟、互连串扰等。使用电互连介质导致的高功耗和能量浪费逐渐不能满足半导体工业对器件高性能低成本的要求。人们发现，光互连可以有效的解决这些问题并给传统集成电路带来许多新的功能，因此，硅光子学成为了未来光电集成电路的重要研究课题。硅是微电子平台的基石，在光电集成上也是不可或缺的，它具有高集成度、低成本的优势，它的氧化物是优异的绝缘材料，它们的折射率差较高使得可以利用它们进行导光。但是，硅是间接带隙半导体，光吸收和发射的效率很低，同时硅的载流子迁移率也不高，在高速应用上受到限制。相反，III-V族化合物半导体则具有直接带隙结构和高的电子迁移率，其低维系统如多量子阱、量子点等也给光增益带来很多优良性能，对材料成分的调节和低维结构的优化给器件性能参数带来了多样的变化，可以用来制备激光器、太阳能电池等光电器件，高电子迁移率晶体管等电子器件。本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：第一硅层(110；210)；第一介质层(120；220)，所述第一介质层(120；220)位于所述第一硅层(110；210)上面，所述第一介质层(120；220)具有窗口(121；221)，所述第一介质层(120；220)的窗口(121；221)底部的横向尺寸不超过20nm；III‑V族半导体层(130；230)，所述III‑V族半导体层(130；230)分布于所述第一介质层(120；220)上面并深入到所述第一介质层(120；220)的窗口(121；221)内，并在所述第一介质层(120；220)的窗口(121；221)内与所述第一硅层(110；210)...

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一硅层(110；210)；第一介质层(120；220)，所述第一介质层(120；220)位于所述第一硅层(110；210)上面，所述第一介质层(120；220)具有窗口(121；221)，所述第一介质层(120；220)的窗口(121；221)底部的横向尺寸不超过20nm；III-V族半导体层(130；230)，所述III-V族半导体层(130；230)分布于所述第一介质层(120；220)上面并深入到所述第一介质层(120；220)的窗口(121；221)内，并在所述第一介质层(120；220)的窗口(121；221)内与所述第一硅层(110；210)相连。2.根据权利要求1所述的半导体器件，其特征在于，所述第一介质层(120；220)的窗口(121；221)为倒锥形或圆柱形。3.根据权利要求1或2所述的半导体器件，其特征在于，所述第一硅层(110)为硅衬底；所述半导体器件还包括：第二硅层(140)，所述第二硅层(140)包含波导，所述第二硅层(140)位于所述第一介质层(120)上面，并且所述第二硅层(140)与所述第一硅层(110)之间的所述第一介质层(120)的部分无窗口，所述第二硅层(140)与所述III-V族半导体层(130)直接或间接相连。4.根据权利要求1或2所述的半导体器件，其特征在于，所述第一硅层(210)包含波导，所述第一介质层(220)的窗口(221)位于所述波导的上面；所述半导体器件还包括：第二介质层(240)和第三硅层(250)，所述第三硅层(250)为硅衬底，所述第二介质层(240)位于所述第一硅层(210)下方，所述第三硅层(250)上方。5.根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述III-V族半导体层(130；230)，包括缓冲层(131；231)、有源区(134；234)、隔层(133；233)、N型掺杂过渡层(132；232)和P型掺杂过渡层(135；235)；所述半导体器件还包括N电极(160；260)和P电极(170；270)，所述N电极(160；260)与所述N型掺杂过渡层(132；232)相连，所述P电极(170；270)与所述P型掺杂过渡层(135；235)相连。6.根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述III-V族半导体层(130；230)，包括缓冲层(131；231)、有源区(134；234)、隔层(133；233)、N型掺杂过渡层(132；232)和P型掺杂过渡层(135；235)；所述半导体器件还包括N电极(160；260)、P电极(170；270)和增透膜，所述N电极(160；260)与所述N型掺杂过渡层(132；232)相连，所述P电极(170；270)与所述P型掺杂过渡层(135；235)相连，所述增透膜位于所述III-V族半导体层(130；230)的端面。7.根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述III-V族半导体层(130；230)包括N区(136；236)、P区(137；237)和本征区(138；238)；所述半导体...

【专利技术属性】
技术研发人员：皇甫幼睿，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44