一种非易失性3D NAND存储器的双面栅电极及其制备方法技术

本发明专利技术公开了一种非易失性3D NAND存储器的双面栅电极及其制备方法，包括制备背面和双面栅电极孔，通过控制通电时间和氧化铝模板制备好n个依次成阶梯状排列的双面栅电极单元，每个栅电极单元为柱状结构，正面栅电极的上表面用于连接衬底正面栅层，下表面用于连接正面字线，背面栅电极的上表面用于连接衬底背面栅层，下表面用于连接背面字线。本发明专利技术利用硅衬底的上下两面制备字线和与其连接的栅电极，有效的减小了堆叠层数不断增加后，所需外围连接的字线的面积，从而增加了存储密度。同时双面栅电极在空间上存在一定交错，降低面内的电极布线密度，提高散热性能，并降低面内布线间的干扰。

A Double-sided Gate Electrode for Nonvolatile 3D NAND Memory and Its Preparation Method

The invention discloses a double-sided gate electrode for non-volatile 3D NAND memory and its preparation method, including preparing back and double-sided gate electrode holes, preparing n double-sided grid electrode units arranged in step by step by controlling the electrification time and alumina template, each grid electrode unit having a columnar structure, the upper surface of the front gate electrode is used to connect the front gate layer of the substrate, and the lower surface. The upper surface of the back gate electrode is used to connect the back gate layer of the substrate, and the lower surface is used to connect the back line. The invention utilizes the upper and lower sides of the silicon substrate to prepare the word lines and the grid electrodes connected with them, effectively reduces the area of the word lines needed for peripheral connection after increasing the number of stacking layers, thereby increasing the storage density. At the same time, the double-sided grid electrodes are staggered in space, which can reduce the density of in-plane electrode wiring, improve the heat dissipation performance and reduce the interference between in-plane wiring.

【技术实现步骤摘要】
一种非易失性3DNAND存储器的双面栅电极及其制备方法
本专利技术属于微电子器件
，更具体地，涉及一种非易失性3DNAND存储器的双面栅电极及其制备方法。
技术介绍
为了满足高效及廉价的微电子产业的发展，半导体存储器需要具有更高的集成密度。高密度对于半导体产品成本的降低至关重要。对于传统的二维及平面半导体存储器，它们的集成密度主要取决于单个存储器件所占的单位面积，集成度非常依赖于掩膜工艺的好坏。但是，即使不断用昂贵的工艺设备来提高掩膜工艺精度，集成密度的提升依旧是非常有限的。尤其是随着摩尔定律的发展，在22nm工艺节点以下，平面半导体存储器面临各类尺寸效应，散热等问题，亟需解决。作为克服这种二维极限的替代，3DNAND存储器被提出。3DNAND存储器，需要具有可以获得更低制造成本的工艺，并且能够得到可靠的器件结构。在三维NAND(notand，与非)型存储器中，BiCS(BitCostScalable)被认为是一种可以减少每一位单位面积的三维非易失性存储器技术。此项技术通过通孔和拴柱的设计来实现，并且在2007年的VLSI技术摘要年会中发表。在非易失性半导体存储器中采用BiCS技术后，不仅使得此存储器具有三维结构，并且使得数据存储位的减少与层架的堆叠层数成正比。但是由于此特殊的器件结构，现在此结构中仍有许多问题需要解决。其中存在的问题主要体现在如何将存储单元同驱动电路相兼容。在BiCS的存储器中，尽管存储单元阵列被设计为三维结构，但是外围电路的设计仍然保持传统的二维结构设计。因此在此三维NAND存储器中，需连通至字线的栅层通过设计刻蚀成阶梯状台阶，再制备连接栅层和字线的栅电极结构。而随着堆叠层数的大幅度提高，栅电极的数量迅速增大，字线在存储器中所占的面积比增可能会成为存储密度提高的新问题。庞大的字线数量和相应的高密度布线不仅会引起严重的散热问题，在高频应用中也会引发强烈的线路干扰。
技术实现思路
针对现有技术的缺陷，本专利技术的目的在于提供一种非易失性3DNAND存储器的栅电极及其制备方法，在保证存储密度的基础上，解决堆叠层数不断增加后字线密度过大出现的发热，干扰和尺寸限制等问题。本专利技术提供了一种非易失性3DNAND存储器的栅电极的制备方法，包括下述步骤：(1)制备对准标记(1.1)在衬底外围进行一次光刻和刻蚀，形成用作正面布线与背面栅电极的对准标记；(2)制备背面栅电极(2.1)在制备好对准标记的衬底背面进行一次光刻和刻蚀，形成背面栅电极孔；(2.2)在背面栅孔内沉积导电材料，去除光刻胶后通过CMP平整衬底表面，制备出与衬底表面平行的背面栅电极对应的字线，依次为第二字线、第四字线、……第n字线；n为字线的数目，n为正整数；(3)制备正面栅电极(3.1)在衬底正面重复背面栅电极的制备步骤，在制备好对准标记的衬底正面面进行一次光刻和刻蚀，形成正面栅电极孔并沉积导电材料，去除光刻胶后通过CMP平整衬底表面，依次制备出与衬底表面平行的正面栅电极对应的字线，依次为第一字线、第三字线、……第n字线；(3.2)在衬底正面且与背面栅电极对应的字线的位置，通过刻蚀衬底直至裸露出背面栅电极对应的字线，形成背面栅电极连通孔，依次为第二通孔、第四通孔、……第n通孔；(4)制备栅电极阵列(4.1)在已经制备好字线和位线的衬底上放置多孔氧化铝模板，并置于相应的电化学反应溶液中，多孔氧化铝模板的孔直径为5nm～100nm，多孔氧化铝模板的孔与字线对准；(4.2)在多孔氧化铝模板内通过电化学沉积形成n个栅电极柱，依次为第一栅电极柱、第二栅电极柱、……第n个栅电极柱，第一栅电极柱、第二栅电极柱……第i栅电极柱……以及第n栅电极柱依次成阶梯状，高度由低到高；同一字线上形成m个栅电极柱，构成m*n的栅电极阵列；其中i＝3、4、……n，n为字线的数目，n、m为正整数；其中电化学反应溶液内置石墨电极，且将每个字线连接处外接不同激励源，通过调控激励源大小来调控与不同字线接触的氧化铝模板孔内栅电极柱的沉积速率及高度；(4.3)通过氢氧化钠溶液腐蚀去除所述氧化铝模板；(5)制备与第一栅电极柱连接的第一控制栅层(5.1)在栅电极阵列上沉积绝缘层至覆盖住第n栅电极柱，通过CMP平整绝缘层的上表面；(5.2)与第一字线对准进行一次光刻和刻蚀，直至裸露出第一栅电极柱；(5.3)在裸露的第一栅电极柱的表面沉积与栅电极柱相同的导电材料，形成与衬底表面平行且与第一栅电极柱相连的第一控制栅层；(6)制备非易失性3DNAND存储器的栅电极重复上述步骤，在第i层控制栅层制备完成后沉积绝缘材料至完全覆盖第n栅电极柱，与第i字线对准进行光刻和绝缘层刻蚀，并在裸露第i栅电极柱的上表面沉积导电材料形成与之连接的第i控制栅层；形成了所述非易失性3DNAND存储器的栅电极。进一步地，在第n控制栅层的制备中可以不用采用光刻，直接进行选择性刻蚀，裸露出第n栅电极柱，并沉积与第n栅电极柱相同的导电材料形成第n控制栅层。优选地，对准标记的个数为一个及以上。其中，绝缘材料为二氧化硅、氮化硅或氮氧化硅；导电材料包括一种或多种导体或半导体材料，譬如掺杂多晶硅、钨、铜、铝、钽、钛、钴、氮化钛或者它们的合金。作为本专利技术的另一方面，本专利技术还提供了一种采用上述的制备方法形成的非易失性3DNAND存储器的栅电极，包括m*n个栅电极阵列，同一字线上形成m个高度相同的栅电极柱，沿字线方向的n个栅电极柱依次成阶梯状排列，每个栅电极柱为柱状结构，栅电极分为正面栅电极和背面栅电极两组，正面栅电极的上表面用于连接衬底正面栅层，下表面用于连接正面字线，背面栅电极的上表面用于连接衬底背面栅层，下表面用于连接背面字线。此双面栅电极结构作为衬底的预处理工艺内容，在保证存储密度的基础上，解决堆叠层数不断增加后字线密度过大出现的发热，干扰和尺寸限制等问题。本专利技术利用硅衬底的上下两面制备字线和与其连接的栅电极，有效的减小了堆叠层数不断增加后，所需外围连接的字线的面积，从而增加了存储密度。同时双面栅电极在空间上存在一定交错，解决了字线密集排列后引入的散射、干扰等问题。附图说明图1是本专利技术实施例提供的非易失性3DNAND存储器的结构示意图；图2(a)是本专利技术实施例提供的非易失性3DNAND存储器的结构俯视图；图2(b)是本专利技术实施例提供的非易失性3DNAND存储器的结构剖面图；图3是本专利技术实施例提供的非易失性3DNAND存储器的制备方法步骤一中对准标记结构示意图；图4是本专利技术实施例提供的非易失性3DNAND存储器的制备方法步骤二中背面栅电极孔结构示意图；图5是本专利技术实施例提供的非易失性3DNAND存储器的制备方法步骤二中背面栅电极对应的字线结构示意图；图6是本专利技术实施例提供的非易失性3DNAND存储器的制备方法步骤二中抛光后背面栅电极对应的字线结构示意图；图7是本专利技术实施例提供的非易失性3DNAND存储器的制备方法步骤三中正面栅电极对应的字线结构示意图；图8是本专利技术实施例提供的非易失性3DNAND存储器的制备方法步骤三中背面栅电极通孔结构示意图；图9是本专利技术实施例提供的非易失性3DNAND存储器的制备方法步骤四中多孔氧化铝与衬底结合的示意图；图10是本专利技术实施例提供的非易失性3DNAND存储器的制备方法步骤四中栅电极阵列结本文档来自技高网...

【技术保护点】
1.一种非易失性3D NAND存储器的双面栅电极的制备方法，其特征在于，包括下述步骤：(1)制备对准标记(1.1)在衬底(100)外围进行一次光刻和刻蚀，形成用作正面布线与背面栅电极的对准标记(000)；(2)制备背面栅电极孔(2.1)在制备好对准标记(000)的衬底(100)背面进行一次光刻和刻蚀，形成背面栅电极孔；(2.2)在所述背面栅孔内沉积导电材料，去除光刻胶后通过CMP平整衬底表面，制备出与衬底(100)表面平行的背面栅电极对应的字线，依次为第二字线(201)、第四字线(203)、……第n字线(20(n‑1))；其中n为字线的数目，n为正整数；(3)制备正面栅电极孔(3.1)在所述衬底(100)正面重复背面栅电极的制备步骤，在制备好对准标记(000)的衬底(100)正面面进行一次光刻和刻蚀，形成正面栅电极孔并沉积导电材料，去除光刻胶后通过CMP平整衬底表面，制备出与衬底(100)表面平行的正面栅电极对应的字线，依次为第一字线(200)、第三字线(202)、……第n字线(20(n‑1))；(3.2)在所述衬底(100)正面且与所述背面栅电极对应的字线(201，203，……)对准的位置，通过刻蚀衬底直至裸露出背面栅电极对应的字线(201，203，……)，形成背面栅电极连通孔，依次为第二通孔(211)、第四通孔(213)、……第n通孔(21(n‑1))；(4)制备栅电极阵列(4.1)在已经制备好字线和位线的衬底(100)上放置多孔氧化铝模板(300)，所述多孔氧化铝模板(300)的孔与所述字线对准；(4.2)在所述多孔氧化铝模板(300)内通过电化学沉积形成n个栅电极柱，依次为第一栅电极柱(110b)、第二栅电极柱(111b)、……第n个栅电极柱(11(n‑1)b)，所述第一栅电极柱(110b)、第二栅电极柱(111b)、……第i栅电极柱(11(i‑1)b)……以及第n栅电极柱(11(n‑1)b)依次成阶梯状，高度由低到高；同一字线上形成m个栅电极柱，构成m*n的栅电极阵列；其中i＝3、4、……n，m为同一字线上栅电极柱的数目，m为正整数；(4.3)通过氢氧化钠溶液腐蚀去除氧化铝模板(300)；(5)制备与第一栅电极柱(110b)连接的第一控制栅层(110a)(5.1)在所述栅电极阵列上沉积绝缘层(400)至覆盖住第n栅电极柱(11(n‑1)b)，通过CMP平整所述绝缘层(400)的上表面；(5.2)与第一字线(200)对准进行一次光刻和刻蚀，直至裸露出第一栅电极柱(110b)；(5.3)在所述裸露的第一栅电极柱(110b)的表面沉积与所述栅电极柱相同的导电材料，形成与衬底(100)表面平行且与第一栅电极柱(110b)相连的第一控制栅层(110a)；(6)制备非易失性3D NAND存储器的栅电极重复上述步骤，在第i层控制栅层制备完成后沉积绝缘材料至完全覆盖第n栅电极柱(11(n‑1)b)，与第i字线(20(i‑1))对准进行光刻和绝缘层刻蚀，并在裸露第i栅电极柱(11(i‑1)b)的上表面沉积导电材料形成与之连接的第i控制栅层(11(i‑1)a)，形成了所述非易失性3D NAND存储器的栅电极。...

【技术特征摘要】
1.一种非易失性3DNAND存储器的双面栅电极的制备方法，其特征在于，包括下述步骤：(1)制备对准标记(1.1)在衬底(100)外围进行一次光刻和刻蚀，形成用作正面布线与背面栅电极的对准标记(000)；(2)制备背面栅电极孔(2.1)在制备好对准标记(000)的衬底(100)背面进行一次光刻和刻蚀，形成背面栅电极孔；(2.2)在所述背面栅孔内沉积导电材料，去除光刻胶后通过CMP平整衬底表面，制备出与衬底(100)表面平行的背面栅电极对应的字线，依次为第二字线(201)、第四字线(203)、……第n字线(20(n-1))；其中n为字线的数目，n为正整数；(3)制备正面栅电极孔(3.1)在所述衬底(100)正面重复背面栅电极的制备步骤，在制备好对准标记(000)的衬底(100)正面面进行一次光刻和刻蚀，形成正面栅电极孔并沉积导电材料，去除光刻胶后通过CMP平整衬底表面，制备出与衬底(100)表面平行的正面栅电极对应的字线，依次为第一字线(200)、第三字线(202)、……第n字线(20(n-1))；(3.2)在所述衬底(100)正面且与所述背面栅电极对应的字线(201，203，……)对准的位置，通过刻蚀衬底直至裸露出背面栅电极对应的字线(201，203，……)，形成背面栅电极连通孔，依次为第二通孔(211)、第四通孔(213)、……第n通孔(21(n-1))；(4)制备栅电极阵列(4.1)在已经制备好字线和位线的衬底(100)上放置多孔氧化铝模板(300)，所述多孔氧化铝模板(300)的孔与所述字线对准；(4.2)在所述多孔氧化铝模板(300)内通过电化学沉积形成n个栅电极柱，依次为第一栅电极柱(110b)、第二栅电极柱(111b)、……第n个栅电极柱(11(n-1)b)，所述第一栅电极柱(110b)、第二栅电极柱(111b)、……第i栅电极柱(11(i-1)b)……以及第n栅电极柱(11(n-1)b)依次成阶梯状，高度由低到高；同一字线上形成m个栅电极柱，构成m*n的栅电极阵列；其中i＝3、4、……n，m为同一字线上栅电极柱的数目，m为正整数；(4.3)通过氢氧化钠溶液腐蚀去除氧化铝模板(300)；(5)制备...

【专利技术属性】
技术研发人员：缪向水，周凌珺，杨哲，童浩，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42