功率半导体器件及其制造方法技术

本发明专利技术公开了一种功率半导体器件及其制造方法，包括半导体层、体区、源区、载流子吸收区、栅极机构及及导体连接结构，所述导体连接结构分别与所述载流子吸收区和所述源区接触，使所述载流子吸收区与所述源区电连接。本发明专利技术还公开了一种半导体器件的制造方法。本发明专利技术的功率半导体器件及其制造方法可提高功率半导体器件的抵抗单粒子烧毁效应(Single Event Burnout，SEB)及单粒子栅穿效应(Single Event Gate Rupture，SGER)的能力。

Power Semiconductor Device and Its Manufacturing Method

The invention discloses a power semiconductor device and its manufacturing method, including a semiconductor layer, a body region, a source region, a carrier absorption region, a gate mechanism and a conductor connection structure. The conductor connection structure contacts the carrier absorption region and the source region respectively, so that the carrier absorption region and the source region are electrically connected. The invention also discloses a manufacturing method of a semiconductor device. The power semiconductor device of the invention and its manufacturing method can improve the ability of the power semiconductor device to resist single Event Burnout (SEB) and single Event Gate Rupture (SGER).

【技术实现步骤摘要】
功率半导体器件及其制造方法
本专利技术涉及半导体
，尤其涉及一种功率半导体器件及其制造方法。
技术介绍
垂直导电双扩散MOS结构(VDMOS)器件是功率集成电路及功率集成系统的核心元器件之一。VDMOS的栅极和源极在衬底的上表面，而漏极位于衬底的下表面。源极和漏极在衬底的相对的拼命，当电流从漏极流向源极时，电流在硅片内部垂直流动，因此可以充分的应用硅片的面积，来提高通过电流的能力。功率VDMOS器件兼具有双极晶体管和MOS晶体管的优点，开关速度快、输入阻抗高、驱动功耗低，具有负的温度系数，无二次击穿，在航空、航天、核能等领域有广泛应用。但是，功率VDMOS器件在空间辐射环境下，容易受到各种射线及带电粒子的辐射，特别是极易被重粒子诱发发生单粒子烧毁效应(SingleEventBurnout，SEB)和单粒子栅穿效应(SingleEventGateRupture，SGER)，造成器件损毁。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的主要目的在于提供一种功率半导体器件及其制造方法，以改善功率半导体器件的单粒子栅穿效应(SGER)。为实现上述目的及其他相关目的，本专利技术技术方案如下：一种功率半导体器件，包括：半导体层，其为第一类型掺杂；体区，位于所述半导体层内，所述体区为第二类型掺杂；源区，位于所述体区内，所述源区为所述第一类型掺杂；载流子吸收区，位于半导体层内；栅极结构，其位于所述半导体层上，所述栅极结构临近所述源区，所述栅极结构覆盖所述载流子吸收区；以及导体连接结构，所述导体连接结构分别与所述载流子吸收区和所述源区接触，使所述载流子吸收区与所述源区相互电连接。可选的，该功率半导体器件还包括覆盖所述栅极结构的介质层，其中所述导体连接结构包括：金属层，所述金属层覆盖在所述介质层上；以及第一接触窗，形成于所述介质层和所述栅极结构内；其中，所述第一接触窗与所述载流子吸收区接触，所述第一接触窗与所述金属层接触，所述介质层包括隔离部，所述隔离部设置于所述第一接触窗和所述栅极结构之间。。可选的，所述金属层还覆盖所述源区。可选的，所述介质层还覆盖所述源区，所述导体连接结构还包括第二接触窗，所述第二接触窗形成于所述介质层内，所述第二接触窗与所述源区接触，所述第二接触窗与所述金属层接触。可选的，所述第一接触窗包括矩形窗，所述第一接触窗的宽度大于0且小于等于1.5um。可选的，所述载流子吸收区位于所述体区两侧。可选的，所述体区位于在所述栅极结构两侧，所述载流子吸收区位于所述体区之间。可选的，所述载流子吸收区包括连续的长条形吸收区，所述长条形吸收区与体区的长度方向平行。可选的，所述长条形吸收区的宽度大于0且小于等于0.8um。可选的，所述载流子吸收区包括多个分离的子吸收区。一种功率半导体器件的制造方法，包括：提供第一类型掺杂的半导体层；于所述半导体层内形成第二类型惨杂的体区；于所述体区内形成所述第一类型惨杂的源区；于所述半导体层内形成载流子吸收区；于所述半导体层表面形成栅极结构，所述栅极结构临近所述源区并覆盖所述载流子吸收区；形成一导体连接结构，所述导体连接结构分别与所述载流子吸收区和所述源区接触，使所述载流子吸收区与所述源区相互电连接。可选的，形成所述导体连接结构的方法包括：于所述载流子吸收区上形成贯穿栅极结构的第一预加工孔，于所述栅极结构上和所述第一预加工孔上形成介质层，所述介质层填充所述第一预加工孔；于所述载流子吸收区上方形成贯穿所述介质层和所述第一预加工孔的第二预加工孔，使所述栅极结构和所述第二预加工孔之间形成隔离部；于所述介质层和所述第二预加工孔上形成金属层，所述金属层填充所述第二预加工孔形成第一接触窗。可选的，所述金属层还覆盖所述源区。可选的，所述介质层还覆盖所述源区，形成所述导体连接结构的方法还包括：形成第三预加工孔，所述第三预加工孔位于所述源区上，所述第三预加工孔贯穿所述介质层，形成第二接触窗，所述金属层填充所述第三预加工孔形成所述第二接触窗，且所述金属层覆盖所述第二接触窗。可选的，所述第一接触窗包括矩形窗，所述第一接触窗的宽度大于0且小于等于1.5um。可选的，形成所述载流子吸收区的方法包括：于所述半导体层表面形成具有开口的图形化掩膜层，于所述半导体层内形成凹陷区；填充所述凹陷区形成载流子吸收区。可选的，所述载流子吸收区形成于所述体区两侧。可选的，所述体区位于在所述栅极结构两侧，所述载流子吸收区位于所述体区之间。可选的，所述载流子吸收区包括连续的长条形吸收区，所长条形吸收区与体区的长度方向平行。可选的，所述长条形吸收区的宽度大于0且小于等于0.8um。可选的，所述载流子吸收区包括多个分离的子吸收区。本专利技术的功率半导体器件及其制造方法通过设置导体连接结构，不仅能够使得重粒子产生的过量载流子直接进入载流子吸收区被吸收，还能通过导体连接结构更快速被载流子吸收区吸收，提高了功率半导体器件的抗SGER能力。附图说明图1显示为本专利技术的功率半导体器件一示例性的剖面示意图；图2显示为本专利技术的功率半导体器件另一示例性的剖面示意图；图3显示为本专利技术的功率半导体器件又一示例性的剖面示意图；图4显示为图1的三维结构示意图；图5显示为图3的A-A剖面示意图；图6显示为图5的B-B剖面示意图；图7显示为子吸收区一示例性的分布示意图；图8显示为子吸收区另一示例性的分布示意图；图9至图14显示为本专利技术的功率半导体器件的制造方法的各步骤中形成的功率半导体器件的示例性剖面示意图；图15至图19显示为本专利技术中导体连接结构形成方法中各步骤形成的功率半导体器件的示例性三维结构示意图；图20至图23显示为本专利技术中一种载流子吸收区形成方法中各步骤形成的功率半导体器件的剖面示意图；图24显示为单个载流子吸收区的一示例性的截面示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，自始至终相同附图标记表示相同的元件。参见图1至图6，本专利技术提供一种功率半导体器件，包括：半导体层100，其为第一类型掺杂；体区110，位于所述半导体层100内，所述体区110为第二类型掺杂；源区120，位于所述体区110内，所述源区120为所述第一类型掺杂；载流子吸收区140，位于半导体层100内；栅极结构150，其位于所述半导体层100上，所述栅极结构150临近所述源区120，所述栅极结构150覆盖所述载流子吸收区140；以及导体连接结构160(参见图4)，所述导体连接结构160分别与所述载流子吸收区140和所述源区120接触，使所述载流子吸收区140与所述源区120相互电连接。在本专利技术的功率半导体器件中，由重粒子轰击器件产生过量载流子能够通过两个途径被载流子吸收区140吸收，即能够通过扩散直接进入载流子吸收区140被吸收，也能够通过导体连接结构160进入载流子吸收区140被吸收，由于导体连接结本文档来自技高网...

【技术保护点】
1.一种功率半导体器件，其特征在于，包括：半导体层，其为第一类型掺杂；体区，位于所述半导体层内，所述体区为第二类型掺杂；源区，位于所述体区内，所述源区为所述第一类型掺杂；载流子吸收区，位于半导体层内；栅极结构，其位于所述半导体层上，所述栅极结构临近所述源区，所述栅极结构覆盖所述载流子吸收区；以及导体连接结构，分别与所述载流子吸收区和所述源区接触，使所述载流子吸收区与所述源区相互电连接。

【技术特征摘要】
1.一种功率半导体器件，其特征在于，包括：半导体层，其为第一类型掺杂；体区，位于所述半导体层内，所述体区为第二类型掺杂；源区，位于所述体区内，所述源区为所述第一类型掺杂；载流子吸收区，位于半导体层内；栅极结构，其位于所述半导体层上，所述栅极结构临近所述源区，所述栅极结构覆盖所述载流子吸收区；以及导体连接结构，分别与所述载流子吸收区和所述源区接触，使所述载流子吸收区与所述源区相互电连接。2.根据权利要求1所述的功率半导体器件，其特征在于：还包括覆盖所述栅极结构的介质层，其中所述导体连接结构包括：金属层，覆盖在所述介质层上；以及第一接触窗，形成于所述介质层和所述栅极结构内；其中，所述第一接触窗与所述载流子吸收区接触，所述第一接触窗与所述金属层接触，所述介质层包括隔离部，所述隔离部设置于所述第一接触窗和所述栅极结构之间。3.根据权利要求2所述的功率半导体器件，其特征在于：所述金属层还覆盖所述源区。4.根据权利要求2所述的功率半导体器件，其特征在于：所述介质层还覆盖所述源区，所述导体连接结构还包括第二接触窗，所述第二接触窗形成于所述介质层内，所述第二接触窗与所述源区接触，所述第二接触窗与所述金属层接触。5.根据权利要求1所述的功率半导体结构，其特征在于：所述体区位于在所述栅极结构两侧，所述载流子吸收区位于所述体区之间，所述载流子吸收区包括连续的长条形吸收区，所述长条形吸收区与体区的长度方向平行。6.一种功率半导体器件的制造方法，其特征在于，包括：提供第一类型掺杂的半导体层；于所述半导体层内形成第二类型惨杂的体区；于所述体区内形成所述第一类型惨杂的源区；于所...

【专利技术属性】
技术研发人员：李述洲，孙永生，万欣，晋虎，高良，
申请(专利权)人：重庆平伟实业股份有限公司，嘉兴奥罗拉电子科技有限公司，
类型：发明
国别省市：重庆,50