具有缓冲区的半导体器件制造技术

一种半导体器件包括：半导体本体（100），其具有第一导电类型的漏极区（135），第一导电类型的漂移区（134），该漂移区（134）具有低于漏极区（135）的掺杂浓度的掺杂浓度，第一导电类型且布置在漂移区（134）和漏极区（135）之间的缓冲区（150），第一导电类型的源极区（131），第二导电类型的本体区（132），该本体区（132）被布置在源极区（131）和漂移区（134）之间并且与源极区（131）形成第一pn结且与漂移区（134）形成第二pn结，以及第二导电类型的电荷补偿区（133），该电荷补偿区（133）从本体区（132）朝向缓冲区（150）延伸。源极金属化（145）与源极区（131）欧姆接触。漏极金属化（146）与漏极区（135）欧姆接触。

Semiconductor Devices with Buffers

A semiconductor device includes a semiconductor body (100), which has a drain region (135) of the first conductive type, a drift region (134) of the first conductive type, a doping concentration lower than the doping concentration of the drain region (135), a buffer region (150) of the first conductive type arranged between the drift region (134) and the drain region (135), and a drift region (134) of the first conductive type. The source region (131) of type I and the bulk region (132) of type II are arranged between the source region (131) and the drift region (134) and form the first PN junction with the source region (131) and the second PN junction with the drift region (134), as well as the charge compensation region (133) of type II, which moves from the bulk region (132) to the buffer. Zone (150) extends. Source metallization (145) is in ohmic contact with source region (131). Leakage metallization (146) is in ohmic contact with drain region (135).

【技术实现步骤摘要】
具有缓冲区的半导体器件
本文中描述的实施例涉及具有缓冲区的半导体器件，特别地涉及具有缓冲区的超结半导体器件，该缓冲区具有有不同掺杂浓度的至少三个子区。
技术介绍
汽车应用中对半导体的可靠性的苛刻要求是开发新的功率MOSFET技术的驱动力。交通工具中的电子器件必须在严酷的外部条件下无故障地操作超过15年。宽的温度范围（-40℃直到150℃）和在更高海拔处对宇宙辐射（CR）的高度暴露对该开发提出挑战。适配的器件设计可以改进MOSFET鲁棒性（robustness）和可靠性。然而，通过适配器件的设计的改进的可靠性经常导致器件的重要电参数的退化或引起生产成本中的不可接受的增加。鉴于此，存在对改进的需要。
技术实现思路
根据实施例，一种半导体器件包括半导体本体，其具有第一导电类型的漏极区、具有低于漏极区的掺杂浓度的掺杂浓度的第一导电类型的漂移区、第一导电类型且布置在漂移区和漏极区之间的缓冲区、第一导电类型的源极区、第二导电类型的本体区，其中该本体区被布置在源极区和漂移区之间并且与源极区形成第一pn结且与漂移区形成第二pn结，以及第二导电类型的电荷补偿区，其中该电荷补偿区从本体区朝向缓冲区延伸。该半导体器件进一步包括与源极区欧姆接触的源极金属化，以及与漏极区欧姆接触的漏极金属化。该缓冲区至少包括：毗连漏极区的下子区，其中该下子区具有等于或高于5x1016cm-3且等于或低于8x1017cm-3的掺杂浓度；毗连漂移区的上子区，其中该上子区具有等于或高于1x1015cm-3且等于或低于1x1016cm-3的掺杂浓度；以及布置在下子区和上子区之间的中子区，其中该中子区具有等于或高于5x1015cm-3且等于或低于5x1016cm-3的掺杂浓度。根据另一实施例，一种半导体器件包括半导体本体，其具有第一导电类型的漏极区；第一导电类型且具有低于漏极区的掺杂浓度的掺杂浓度的漂移区；第一导电类型且布置在漂移区和漏极区之间的缓冲区；第一导电类型的源极区；第二导电类型且被布置在源极区和漂移区之间并且与源极区形成第一pn结且与漂移区形成第二pn结的本体区；以及第二导电类型的电荷补偿区和从本体区朝向缓冲区延伸的区。该半导体器件进一步包括与源极区欧姆接触的源极金属化，以及与漏极区欧姆接触的漏极金属化。该缓冲区至少包括：毗连漏极区的下子区，其中该下子区具有等于或高于3μm且等于或低于12μm的厚度并且具有低于漏极区的掺杂浓度的掺杂浓度；毗连漂移区的上子区，其中该上子区具有等于或高于3μm且等于或低于10μm的厚度；以及布置在下子区和上子区之间的中子区，其中该中子区具有等于或高于8μm且等于或低于20μm的厚度并且具有低于下子区的掺杂浓度且高于上子区的掺杂浓度的掺杂浓度。根据另一实施例，一种半导体器件包括半导体本体，其具有第一导电类型的漏极区；第一导电类型且具有低于漏极区的掺杂浓度的掺杂浓度的漂移区；第一导电类型且布置在漂移区和漏极区之间并且与漂移区形成上界面以及与漏极区形成下界面的缓冲区；第一导电类型的源极区；第二导电类型且被布置在源极区和漂移区之间并且与源极区形成第一pn结且与漂移区形成第二pn结的本体区；以及第二导电类型且从本体区朝向缓冲区延伸的电荷补偿区。该半导体器件进一步包括与源极区欧姆接触的源极金属化，以及与漏极区欧姆接触的漏极金属化。该缓冲区具有等于或高于14μm且等于或低于42μm的厚度，其中该缓冲区具有从上界面到下界面单调增加的掺杂浓度。在阅读下面的详细描述时，并且在查看附图时，本领域技术人员将认识到另外的特征和优点。附图说明各图中的部件不一定按照比例，替代地将重点放在说明本专利技术的原理上。此外，在各图中，相似的参考符号指定对应部分。在绘图中：图1图示根据实施例的半导体器件。图2A和2B图示根据各种实施例的不同单元布局（celllayout）。图3图示根据实施例的半导体器件的顶视图。图4图示根据实施例的半导体器件。图5A图示普通半导体器件的I-V特性（电流-电压特性），并且图5B图示根据实施例的半导体器件的I-V特性。图6A图示在给定阻断电压处的非导电条件下在垂直方向上沿着电荷补偿区的pn结的电场分布。图6B图示在非导电条件以及如在图6A中的给定阻断电压下但是在另外等离子流管（streamer）的影响下在垂直方向上沿着电荷补偿区的pn结的电场分布。图7图示作为失效率（failureintime）（FIT）的函数的比电阻（specificresistance）Ron·A。具体实施方式在下面的详细描述中，参考形成其一部分并且在其中以说明的方式示出具体实施例的附图，可以在该具体实施例中实施本专利技术。在这点上，参考被描述的（多个）图的取向来使用方向术语，诸如“顶”、“底”、“前”、“后”、“领先”、“拖后”、“横向”、“垂直”、“在……下面”、“下面”、“下”、“在……上面”、“上”等等。因为实施例的部件可以以多个不同取向来定位，所以为了说明的目的来使用方向术语并且绝不进行限制。要理解，可以利用其他实施例并且可以在不偏离本专利技术的范围的情况下作出结构或逻辑改变。因此，不以限制的意义来采用下面的详细描述，并且本专利技术的范围由所附权利要求来限定。被描述的实施例使用不应该被解释为限制所附权利要求的范围的具体语言。如在本文中使用的，术语“具有”、“包含”、“包括”、“涵括”等等是指示所阐述的元件或特征的存在的开端术语，但是不排除另外的元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文另外明确指示。在本说明书中，半导体衬底或半导体本体的第二表面被视为由下或背面表面形成，而第一表面被视为分别地由半导体衬底和半导体本体的上、前或主表面形成。因此，如在本说明书中使用的术语“在……上面”和“在……下面”描述在考虑此取向的情况下结构特征与另一结构特征的相对位置。术语“电连接”和“电连接的”描述两个元件之间的欧姆连接。在本实施例中，在没有对其进行限制的情况下，第一导电类型是n型的，而第二导电类型是p型的。图1图示根据实施例的半导体器件。该半导体器件可以包括具有第一侧111以及与第一侧111相对的第二侧112的半导体本体100。该第一侧111可以被视为半导体器件的主侧。该半导体本体100可以包括半导体衬底110以及在半导体衬底110上形成的外延层120。该半导体衬底110的暴露侧可以形成半导体本体100的第二侧112。该外延层120的暴露侧可以形成半导体本体100的第一侧111。该半导体本体100可以由适合于制造半导体部件的任何半导体材料制成。这样的材料的典型示例在没有对其进行限制的情况下包括诸如硅（Si）的基本半导体材料和诸如氮化镓（GaN）的二元III-V半导体材料。对于功率半导体应用，目前主要使用Si、SiC、GaAs和GaN材料。在本实施例中，半导体衬底是Si。根据实施例，该半导体器件是功率半导体器件，特别地单极型场效应晶体管，诸如金属氧化物半导体场效应晶体管（MOSFET）。该半导体衬底110可以形成或包括半导体器件的漏极区135。该漏极区135可以例如是第一导电类型的高掺杂区。根据实施例，该漏极区135具有高于8x1017cm-3的、特别地等于或高于1x1018cm-3的、以及更特别地等于或高于1x1019cm-3的掺杂本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：半导体本体（100），其包括第一导电类型的漏极区（135），第一导电类型的漂移区（134），该漂移区（134）具有低于漏极区（135）的掺杂浓度的掺杂浓度，第一导电类型且布置在漂移区（134）和漏极区（135）之间的缓冲区（150），第一导电类型的源极区（131），第二导电类型的本体区（132），该本体区（132）被布置在源极区（131）和漂移区（134）之间并且与源极区（131）形成第一pn结且与漂移区（134）形成第二pn结，以及第二导电类型的电荷补偿区（133），该电荷补偿区（133）从本体区（132）朝向缓冲区（150）延伸，与源极区（131）欧姆接触的源极金属化（145）；以及与漏极区（135）欧姆接触的漏极金属化（146）；该缓冲区（150）包括：毗连漏极区（135）的至少下子区（153），该下子区（153）具有等于或高于5x10

【技术特征摘要】
2017.11.15 DE 102017126853.71.一种半导体器件，包括：半导体本体（100），其包括第一导电类型的漏极区（135），第一导电类型的漂移区（134），该漂移区（134）具有低于漏极区（135）的掺杂浓度的掺杂浓度，第一导电类型且布置在漂移区（134）和漏极区（135）之间的缓冲区（150），第一导电类型的源极区（131），第二导电类型的本体区（132），该本体区（132）被布置在源极区（131）和漂移区（134）之间并且与源极区（131）形成第一pn结且与漂移区（134）形成第二pn结，以及第二导电类型的电荷补偿区（133），该电荷补偿区（133）从本体区（132）朝向缓冲区（150）延伸，与源极区（131）欧姆接触的源极金属化（145）；以及与漏极区（135）欧姆接触的漏极金属化（146）；该缓冲区（150）包括：毗连漏极区（135）的至少下子区（153），该下子区（153）具有等于或高于5x1016cm-3且等于或低于8x1017cm-3的掺杂浓度，毗连漂移区（134）的上子区（151），该上子区（151）具有等于或高于1x1015cm-3且等于或低于1x1016cm-3的掺杂浓度，以及布置在下子区（153）和上子区（151）之间的中子区（152），该中子区（152）具有等于或高于5x1015cm-3且等于或低于5x1016cm-3的掺杂浓度。2.根据权利要求1所述的半导体器件，其中该漏极区（135）具有高于8x1017cm-3、特别地等于或高于1x1018cm-3、以及更特别地等于或高于1x1019cm-3的掺杂浓度。3.根据权利要求1或2所述的半导体器件，其中该漂移区（134）具有等于或高于2x1015cm-3、特别地等于或高于5x1015cm-3、以及更特别地等于或高于9x1015cm-3、诸如等于或高于2x1016cm-3的掺杂浓度。4.根据前述权利要求中的任一项所述的半导体器件，其中该缓冲区（150）的上子区（151）具有等于或高于3μm且等于或低于12μm的厚度。5.根据前述权利要求中的任一项所述的半导体器件，其中该缓冲区（150）的中子区（152）具有等于或高于8μm且等于或低于20μm的厚度。6.根据前述权利要求中的任一项所述的半导体器件，其中该缓冲区（150）的下子区（153）具有等于或高于3μm且等于或低于10μm的厚度。7.根据前述权利要求中的任一项所述的半导体器件，其中该缓冲区（150）的中子区（152）至少包括：毗连上子区（151）且具有至少3μm的厚度的第一区（152-1），以及毗连下子区（153）且具有至少3μm的厚度的第二区（152-2），其中该中子区（152）的掺杂浓度从第一区（152-1）到第二区（152-2）增大。8.根据前述权利要求中的任一项所述的半导体器件，其中该半导体本体（100）包括半导体衬底（110），其包括漏极区（135）和半导体衬底（110）上的外延层（120），该外延层（120）包括缓冲区（150）、漂移区（134）、电荷补偿区（133）、本体区（132）和源极区（131）。9.根据前述权利要求中的任一项所述的半导体器件，其中该半导体器件在半导体器件的有源区域（162）中具有等于或低于1Ohm-mm2、特别地等于或低于0.8Ohm-mm2、更特别地等于或低于0.6Ohm-mm2、甚至更特别地等于或低于0.4Ohm-mm2、诸如等于或低于0.2Ohm-mm2、或等于或低于0.1Ohm-mm2的比导通状态电阻Ron·A。10.根据任何前述权利要求所述的半导体器件，其中该缓冲区（150）的掺杂浓度从上子区（151）至下子区（153）单调增大。11.根据任何前述权利要求所述的半导体器件，其中该半导体器件包括在横向方向上交替布置的多个电荷补偿区（133）和漂移区（134）。12.一种半导体器件，包括：半导体本体（100），其包括第一导电类型的漏极区（135），第一导电类型的漂移区（134），该漂移区（134）具有低于漏极区（135）的掺杂浓度的掺杂浓度，第一导电类型且布置在漂移区（134）和漏极区（135）之间的缓冲区（150），第一导电类型的源极区（131），第二导电类型的本体区（132），该本体区（13...

【专利技术属性】
技术研发人员：K科瓦利克赛德尔，A阿布杜尔哈克，O菲德勒，R亨施，M施密特，DK西蒙，
申请(专利权)人：英飞凌科技德累斯顿公司，
类型：发明
国别省市：德国,DE