基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法技术

本发明专利技术公开了基于单片异质集成的Cascode结构氮化镓高电子迁移率晶体管，主要解决现有Cascode结构氮化镓高电子迁移率晶体管不能单片集成的问题。其包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)、Si有源层(4)，该AlGaN势垒层(3)的中间刻有隔离槽，用于对GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管进行电气隔离；Si有源层(4)印制到隔离槽一侧的AlGaN势垒层(3)的上面，形成硅与氮化镓异质集成的单片芯片。本发明专利技术增强了器件的可靠性，缩小了微系统的体积尺寸，提高了芯片集成度，可用于电源转换器、反相器进行电源控制与转换的场景。

GaN High Electron Mobility Transistor Based on Single Chip Heterogeneous Integration and Its Fabrication Method

The invention discloses a GaN high electron mobility transistor with a Cascode structure based on monolithic heterogeneous integration, which mainly solves the problem that the existing Cascode structure GaN high electron mobility transistor can not be monolithically integrated. It includes: substrate (1), GaN buffer layer (2), AlGaN barrier layer (3), Si active layer (4). The middle of the AlGaN barrier layer (3) is engraved with isolation grooves for electrical isolation of GaN high electron mobility transistors and Si metal oxide semiconductor field effect transistors; Si active layer (4) is printed on the top of the AlGaN barrier layer (3) on the side of the isolation groove to form a monolithic core for hetero-integration of silicon and GaN. Slice. The invention enhances the reliability of the device, reduces the volume size of the micro system, improves the chip integration, and can be used for power control and conversion scenarios of power converters and inverters.

【技术实现步骤摘要】
基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法
本专利技术属于半导体器件
，特别涉及一种Cascode结构GaN高电子迁移率晶体管的制作方法，可用作汽车、航空航天、发电站的电源转换器或反相器。技术背景在后摩尔定律的时代背景下，通过传统的缩小晶体管尺寸的方式来提高集成度变得非常困难。现在的电子系统正朝着小型化、多样化、智能化的方向发展，并最终形成具有感知、通信、处理、传输等功能的微系统。微系统的核心技术是集成，而集成技术正在由平面集成向三维集成、由芯片级向集成度和复杂度更高的系统集成发展。近年来，半导体工艺技术快速发展，不仅体现在射频、模拟、混合信号等传统的半导体工艺，还体现在系统的异质集成等非传统的半导体工艺。异质集成分为混合集成和单片集成。其中，混合集成是将不同衬底材料的芯片通过封装键合而实现的一种集成方式，其代表技术是三维芯片堆叠，类似于系统级封装SiP的概念；单片集成是将各种不同功能的器件在单芯片上集成，省去了这些芯片的封装，但通过外延法生长异质材料实现单片集成的工艺制造难度较大，且外延材料质量的好坏受限于其与衬底材料之间的晶格失配度，若晶格失配度太大，则会在外延层中产生大量缺陷，甚至无法生长单晶，影响器件的性能和寿命。20世纪80年代后期，科学家在碳化硅、蓝宝石衬底上通过插入氮化镓缓冲层的方法生长出高质量的GaN及AlGaN后，GaN高电子迁移率晶体管就进入了飞速发展的时期。GaN高电子迁移率晶体管器件拥有诸多的优势：一是具有较高的工作电压及工作频率，二是具有较低的导通电阻和较小的输入输出电容，三是具有更高的抗辐照性与更高的耐高温性。由于以上优势，GaN高电子迁移率晶体管器件经常被用于电力电子领域与微波领域，而增强型GaN高电子迁移率晶体管器件相比于耗尽型GaN高电子迁移率晶体管器件还具有降低设计成本、拓展应用领域的优势。比如，在设计微波大功率芯片时，增强型GaN高电子迁移率晶体管器件因为具有正向的阈值电压，所以不需要负栅压的电源设计，这会很大程度上降低芯片的设计成本；此外，增强型GaN高电子迁移率晶体管器件只有在正栅压时才导通，因此可以将其应用在低功耗数字电路中。由于增强型GaN高电子迁移率晶体管器件具有如此多的优势，故而人们对其展开了大量研究。为了实现增强型GaN高电子迁移率晶体管器件，业界已有多种制造方法，其中比较常用的方法就是采用由低压增强型的SiMOS场效应管和高压耗尽型的GaN高电子迁移率晶体管器件组成的Cascode结构，如图1所示。通过这种结构，可以更加方便的使原本为耗尽型的GaN高电子迁移率晶体管器件在加正向栅压时导通工作。目前，国际整流公司IR和Transform公司都在致力研发基于该结构的增强型GaN高电子迁移率晶体管器件。但迄今为止，Cascode结构的GaN高电子迁移率晶体管器件的制作还是基于混合集成，即通过将硅芯片与氮化镓芯片封装键合而实现，如示意图2所示，用这样方法制作的芯片集成度较低、面积较大，无法满足如今电子系统小型化、高集成化的发展要求，不利于摩尔定律的延续。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提出一种基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法，以降低单片集成的工艺难度，增强器件的可靠性，缩小微系统的体积尺寸，提高芯片集成度，实现对摩尔定律的延续。为实现上述目的技术关键是：采用转印技术将单晶硅薄膜转印在AlGaN/GaN/衬底基片上，在此基础上制作Cascode结构的GaN高电子迁移率晶体管，其实现方案如下：1.一种基于单片异质集成的Cascode结构GaN高电子迁移率晶体管，由GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管组合而成，包括：衬底、GaN缓冲层、AlGaN势垒层、Si有源层，其特征在于：AlGaN势垒层的中间刻有隔离槽，用于对GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管进行电气隔离；Si有源层印制到隔离槽一侧的AlGaN势垒层(3)的上面，形成硅与氮化镓异质集成的单片芯片。进一步，所述晶体管，其特征在于：AlGaN势垒层的中间的隔离槽深至GaN缓冲层，以切断二维电子气，防止器件之间的漏电。进一步，所述的晶体管，其特征在于：衬底、GaN缓冲层和AlGaN势垒层自下而上分布，Si有源层上的两边设有Si金属氧化物半导体场效应晶体管的源电极和漏电极，源、漏电极之间设有栅介质层，栅介质层上设有栅电极；隔离槽另一侧的AlGaN势垒层上设有GaN高电子迁移率晶体管的源电极、栅电极和漏电极。进一步，所述的晶体管，其特征在于：Si金属氧化物半导体场效应晶体管的漏电极与GaN高电子迁移率晶体管的源电极设有用于形成电气连接的第一金属互联条；Si金属氧化物半导体场效应晶体管的源电极与GaN高电子迁移率晶体管的栅电极设有用于形成电气连接的第二金属互联条。2.一种基于单片异质集成的Cascode结构GaN高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：1)采用光刻与反应离子刻蚀工艺，在SOI衬底上形成单晶硅薄膜孤岛；2)采用离子注入工艺，在单晶硅薄膜上注入磷离子，并在900℃的氮气氛围下退火20s，以激活杂质，形成N型重掺杂的源漏区；3)采用湿法刻蚀工艺，将已形成N型重掺杂的源漏区样品放入49％HF溶液中15min，刻蚀部分暴露的埋氧化层；4)采用光刻工艺，在单晶硅薄膜边缘制作锚点，以防止后续完全刻蚀埋氧化层后单晶硅薄膜的位移和脱落；5)采用湿法刻蚀工艺，将制有锚点的样品放入49％HF溶液中2h，完全刻蚀埋氧化层，使单晶硅薄膜掉落在衬底上；6)采用转印技术，将5)中得到的200nm的单晶硅薄膜转印到AlGaN/GaN/蓝宝石衬底上；7)采用光刻与反应离子刻蚀工艺，在6)得到的样品中刻断二维电子气，形成高度为100-150nm的AlGaN/GaN孤岛；8)采用电子束蒸发工艺，在AlGaN/GaN孤岛上依次淀积22nm厚的钛金属、140nm厚的铝金属、55nm厚的镍金属、45nm厚的金金属，形成GaN高电子迁移率晶体管器件的源漏电极，并在温度为875℃的氮气氛围下退火30s，使得源漏电极与AlGaN形成欧姆接触；9)采用电子束蒸发工艺，在单晶硅薄膜孤岛上淀积30-100nm厚的镍金属，形成Si金属氧化物半导体场效应管器件的源漏电极，并在温度为400℃的氮气氛围下退火1min，使得源漏电极与重掺源漏区形成欧姆接触；10)采用电子束蒸发工艺，在AlGaN/GaN孤岛上依次淀积45nm厚的镍金属、100nm厚的金属金，形成GaN高电子迁移率晶体管器件的栅电极；11)采用原子层沉积工艺，在300℃温度条件与氮气氛围下，在整个样品上沉积10-20nm厚的二氧化三铝，作为Si金属氧化物半导体场效应管器件的栅介质层；再采用磁控溅射工艺，在单晶硅薄膜孤岛上溅射100-200nm厚的氮化钽，作为Si金属氧化物半导体场效应管器件的栅电极；12)采用反应离子刻蚀工艺，在11)步所得样品中把覆在Si金属氧化物半导体场效应管器件和GaN高电子迁移率晶体管器件的栅源漏电极上的二氧化三铝完全刻蚀掉，以使两种器件的栅源漏电极裸露在外面；13)采用电子束蒸发工艺，在三氧化二铝介质层上淀积1本文档来自技高网...

【技术保护点】
1.基于单片异质集成的Cascode结构GaN高电子迁移率晶体管，由GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管组合而成，包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)、Si有源层(4)，其特征在于：AlGaN势垒层(3)的中间刻有隔离槽，用于对GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管进行电气隔离；Si有源层(4)印制到隔离槽一侧的AlGaN势垒层(3)的上面，形成硅与氮化镓异质集成的单片芯片。

【技术特征摘要】
1.基于单片异质集成的Cascode结构GaN高电子迁移率晶体管，由GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管组合而成，包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)、Si有源层(4)，其特征在于：AlGaN势垒层(3)的中间刻有隔离槽，用于对GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管进行电气隔离；Si有源层(4)印制到隔离槽一侧的AlGaN势垒层(3)的上面，形成硅与氮化镓异质集成的单片芯片。2.根据权利要1所述的晶体管，其特征在于：AlGaN势垒层(3)的中间的隔离槽深至GaN缓冲层(2)，以切断二维电子气，防止器件之间的漏电。3.根据权利要1所述的晶体管，其特征在于：衬底(1)、GaN缓冲层(2)和AlGaN势垒层(3)自下而上分布，Si有源层(4)上的两边设有Si金属氧化物半导体场效应晶体管的源电极(8)和漏电极(11)，源、漏电极之间设有栅介质层(9)，栅介质层(9)上设有栅电极(10)；隔离槽另一侧的AlGaN势垒层(3)上设有GaN高电子迁移率晶体管的源电极(5)、栅电极(6)和漏电极(7)。4.根据权利要1所述的晶体管，其特征在于：Si金属氧化物半导体场效应晶体管的漏电极(11)与GaN高电子迁移率晶体管的源电极(5)设有用于形成电气连接的第一金属互联条(12)；Si金属氧化物半导体场效应晶体管的源电极(8)与GaN高电子迁移率晶体管的栅电极(6)设有用于形成电气连接的第二金属互联条(13)。5.根据权利要求书1所述的晶体管，其特征在于：衬底(1)的厚度为400-500μm，材料为蓝宝石或SiC或硅；GaN缓冲层(2)的厚度为1-2μm；AlGaN势垒层(3)的厚度为20-30nm；Si有源层(4)的厚度为100-200nm。6.根据权利要求书1所述的晶体管，其特征在于：GaN高电子迁移率晶体管的源电极(5)和漏电极(7)的厚度均为262nm；GaN高电子迁移率晶体管的栅电极(6)的厚度为145nm。Si金属氧化物半导体场效应晶体管的源电极(8)和漏电极(11)的厚度均为30-100nm。Si金属氧化物半导体场效应晶体管的栅介质层(9)的厚度为10-20nm。Si金属氧化物半导体场效应晶体管的栅电极(10)的厚度为100-150nm。7.根据权利要求书1所述的晶体管，其特征在于，第一金属互联条(12)与第二金属互联条(13)的厚度均为200-300nm。8.一种基于单片异质集成的Cascode结构GaN高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：1)采用光刻与反应离子刻蚀工艺，在SOI衬底上形成单晶硅薄膜孤岛；2)采用离子注入工艺，在单晶硅薄膜上注入磷离子，并在900℃的氮气氛围下退火20s，以激活杂质，形成N型重掺杂的源漏区；3)采用湿法刻蚀工艺，将已形成N型重掺杂的源漏区样品放入49％HF溶液中15min，刻蚀部分暴...

【专利技术属性】
技术研发人员：张春福，张苇杭，张家祺，陈大正，张进成，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61