半导体封装与其制造方法技术

本发明专利技术公开了一种半导体封装与其制造方法，半导体封装包含封装基板、第一半导体晶片、第二半导体晶片与上中介层。第一半导体晶片与第二半导体晶片置于封装基板上。上中介层电性连接至第一半导体晶片与第二半导体晶片。第一半导体晶片与第二半导体晶片置于封装基板与上中介层之间。因上中介层连接半导体晶片，使得一个半导体晶片可通过上中介层而电性连接至另一个半导体晶片。亦即，上中介层在半导体晶片之间提供晶片至晶片的连接。

Semiconductor Packaging and Its Manufacturing Method

The invention discloses a semiconductor packaging and its manufacturing method, which comprises a packaging substrate, a first semiconductor wafer, a second semiconductor wafer and an upper intermediate layer. The first semiconductor wafer and the second semiconductor wafer are placed on the packaging substrate. The upper intermediate layer is electrically connected to the first semiconductor wafer and the second semiconductor wafer. The first semiconductor wafer and the second semiconductor wafer are arranged between the package substrate and the upper intermediate layer. Because the upper intermediate layer is connected to the semiconductor wafer, one semiconductor wafer can be electrically connected to another semiconductor wafer through the upper intermediate layer. That is, the upper intermediate layer provides a wafer-to-wafer connection between semiconductor wafers.

【技术实现步骤摘要】
半导体封装与其制造方法
本专利技术是有关于一种半导体封装
技术介绍
集成电路(integratedcircuit,IC)制造技术整合了多数不同功能，例如中央处理单元逻辑、图形功能、快取记忆体与其他系统功能，以制作集成系统上晶片(system-on-chip,SOC)或系统中晶片(system-in-chip,SIC)的设计。SOC/SIC设计可降低制产品设计的复杂度与降低每个产品的元件数量。集成电路为微型装置，其具有微小的接触垫以连接其他的集成电路或非集成电路元件。把连接到其他元件的连接件制作在基板，例如印刷电路板(printedcircuitboard,PCB)，上。然而，产品可能需要一个具有不同功能且分别封装的系统板，其可能会增加系统板的面积，造成功率损失，以及整合成本的增加。
技术实现思路
本专利技术的目的在于提供一种半导体封装与其制造方法，以降低产品设计难度和产品元件数量及制造成本。本专利技术的一实施例是提供一种半导体封装，包含封装基板、第一半导体晶片、第二半导体晶片与上中介层。第一半导体晶片与第二半导体晶片置于封装基板上。上中介层电性连接至第一半导体晶片与第二半导体晶片。第一半导体晶片与第二半导体晶片置于封装基板与上中介层之间。在一个或多个实施方式中，半导体封装还包含至少一个连接元件，置于第一半导体晶片与封装基板之间以连接第一半导体晶片与封装基板。在一个或多个实施方式中，第一半导体晶片与第二半导体晶片之间具有间隙，该间隙至少部分置于上中介层与封装基板之间。在一个或多个实施方式中，上中介层包含核心与第一走线层。核心具有相对的第一表面与第二表面。第一表面面向封装基板。第一走线层置于第一表面上。第一走线层连接第一半导体晶片与第二半导体晶片。在一个或多个实施方式中，上中介层还包含第二走线层，置于第二表面上。在一个或多个实施方式中，第二走线层电性连接第一半导体晶片。在一个或多个实施方式中，半导体封装还包含第三半导体晶片，置于上中介层上。在一个或多个实施方式中，第三半导体晶片电性连接至上中介层。在一个或多个实施方式中，半导体封装还包含第四半导体晶片，置于第三半导体晶片与上中介层之间。第四半导体晶片中包含贯穿结构以连接第三半导体晶片与上中介层。在一个或多个实施方式中，上中介层中包含贯穿结构以连接第一半导体晶片与第三半导体晶片。在一个或多个实施方式中，半导体封装还包含第四半导体晶片，电性连接第三半导体晶片。第三半导体晶片置于第四半导体晶片与上中介层之间。在一个或多个实施方式中，半导体封装还包含第三半导体晶片，置于第一半导体晶片与封装基板之间。在一个或多个实施方式中，半导体封装还包含下中介层，置于第一半导体晶片与封装基板之间。在一个或多个实施方式中，下中介层电性连接至第一半导体晶片与第二半导体晶片之间。在一个或多个实施方式中，下中介层中包含贯穿结构以连接第一半导体晶片与封装基板。本专利技术的另一实施例是提供一种半导体封装的制造方法，包含在封装基板上放置第一半导体晶片与第二半导体晶片。黏合第一半导体晶片与第二半导体晶片。在第一半导体晶片与第二半导体晶片上放置上中介层以连接第一半导体晶片与第二半导体晶片。第一半导体晶片与第二半导体晶片置于上中介层与封装基板之间。在一个或多个实施方式中，制造方法还包含在封装基板上放置下中介层。第一半导体晶片与第二半导体晶片置于下中介层上且置于上中介层与下中介层之间。在一个或多个实施方式中，制造方法还包含在上中介层上放置第三半导体晶片。本专利技术的再一实施例是提供一种半导体封装的制造方法，包含在上中介层上放置第一半导体晶片与第二半导体晶片。黏合第一半导体晶片与第二半导体晶片。在第一半导体晶片与第二半导体晶片上放置封装基板。第一半导体晶片与第二半导体晶片置于封装基板与上中介层之间。在一个或多个实施方式中，制造方法还包含在第一半导体晶片与第二半导体晶片上放置下中介层。第一半导体晶片与第二半导体晶片置于下中介层与上中介层之间。在上述实施方式中，上中介层连接半导体晶片，使得一个半导体晶片可通过上中介层而电性连接至另一个半导体晶片。亦即，上中介层在半导体晶片之间提供晶片至晶片(chip-to-chip)的连接。附图说明图1为本专利技术一些实施方式的半导体封装的立体图。图2为图1的半导体封装的侧视图。图3为依据本专利技术一些实施方式的半导体封装的侧视图。图4为依据本专利技术一些实施方式的半导体封装的侧视图。图5为依据本专利技术一些实施方式的半导体封装的侧视图。图6为依据本专利技术一些实施方式的半导体封装的侧视图。图7为依据本专利技术一些实施方式的半导体封装的侧视图。图8为依据本专利技术一些实施方式的半导体封装的侧视图。图9为依据本专利技术一些实施方式的半导体封装的侧视图。图10A至图10D为根据本专利技术一些实施方式的半导体封装的制造方法在不同阶段的立体图。图11为根据本专利技术一些实施方式的半导体封装的制造方法的流程图。图12为根据本专利技术一些实施方式的半导体封装的制造方法的流程图。图13A至图13D为根据本专利技术一些实施方式的半导体封装的制造方法在不同阶段的立体图。图14为根据本专利技术一些实施方式的半导体封装的制造方法的流程图。图15为根据本专利技术一些实施方式的半导体封装的制造方法的流程图。具体实施方式以下将以附图公开本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。图1为本专利技术一些实施方式的半导体封装的立体图，而图2为图1的半导体封装的侧视图。半导体封装包含封装基板110、多个半导体晶片与上中介层130。举例而言，在图1中，半导体封装包含二个半导体晶片120a与120b，然而本专利技术不以此为限。半导体晶片120a与120b置于封装基板110上。上中介层130电性连接至半导体晶片120a与120b，且半导体晶片120a与120b置于封装基板110与上中介层130之间。在本实施方式中，上中介层130连接半导体晶片120a与120b，使得半导体晶片120a可通过上中介层130而电性连接至半导体晶片120b。亦即，上中介层130在半导体晶片120a与120b之间提供晶片至晶片(chip-to-chip)的连接。在本实施方式中，半导体晶片120a与120b之间形成间隙G，且间隙G至少部分置于上中介层130与封装基板110之间。至少一个半导体晶片120a与120b包含半导体基板122与第一电路层124，第一电路层124形成于半导体基板110中或上。半导体晶片120a与120b可通过多种合适的架构包含，如绘示的覆晶架构，或其他架构如打线接合方式以接至封装基板110。在覆晶架构中，半导体晶片120a与120b的第一电路层124利用连接元件140，例如凸块或其他合适的连接元件以接至封装基板110。亦即，连接元件140置于半导体晶片120a和120b与封装基板110之间，以连接至少一个半导体晶片120a或120b与封装基板110。在图1与图2中，一些连接元件140置于半导体晶片120a与封装基板110之间，且另一些连接元件140置于半导体晶片120b与本文档来自技高网...

【技术保护点】
1.一种半导体封装，其特征在于，包含：封装基板；第一半导体晶片与第二半导体晶片，置于所述封装基板上；以及上中介层，电性连接至所述第一半导体晶片与所述第二半导体晶片，其中所述第一半导体晶片与所述第二半导体晶片置于所述封装基板与所述上中介层之间。

【技术特征摘要】
2016.11.13 US 15/350,0991.一种半导体封装，其特征在于，包含：封装基板；第一半导体晶片与第二半导体晶片，置于所述封装基板上；以及上中介层，电性连接至所述第一半导体晶片与所述第二半导体晶片，其中所述第一半导体晶片与所述第二半导体晶片置于所述封装基板与所述上中介层之间。2.如权利要求1所述的半导体封装，其特征在于，还包含至少一个连接元件，置于所述第一半导体晶片与所述封装基板之间以连接所述第一半导体晶片与所述封装基板。3.如权利要求1所述的半导体封装，其特征在于，所述第一半导体晶片与所述第二半导体晶片之间具有间隙，所述间隙至少部分置于所述上中介层与所述封装基板之间。4.如权利要求1所述的半导体封装，其特征在于，所述上中介层包含：核心，具有相对的第一表面与第二表面，其中所述第一表面面向所述封装基板；以及第一走线层，置于所述第一表面上，其中所述第一走线层连接所述第一半导体晶片与所述第二半导体晶片。5.如权利要求4所述的半导体封装，其特征在于，所述上中介层还包含第二走线层，置于所述第二表面上。6.如权利要求5所述的半导体封装，其特征在于，所述第二走线层电性连接所述第一半导体晶片。7.如权利要求1所述的半导体封装，其特征在于，还包含第三半导体晶片，置于所述上中介层上。8.如权利要求7所述的半导体封装，其特征在于，所述第三半导体晶片电性连接至所述上中介层。9.如权利要求8所述的半导体封装，其特征在于，还包含第四半导体晶片，置于所述第三半导体晶片与所述上中介层之间，其中所述第四半导体晶片中包含贯穿结构以连接所述第三半导体晶片与所述上中介层。10.如权利要求7所述的半导体封装，其特征在于，所述上中介层中包含贯穿结构以连接所述第一半导体晶片与所述第三半导体晶片。11.如权利要求7所述的半导体封装，其特征在于，还包含第四半导体晶片，...

【专利技术属性】
技术研发人员：林柏均，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71