一种集成电路版图设计优化方法和系统技术方案

本申请提供一种集成电路版图设计优化方法和系统中，其中，所述优化方法包括：获取版图数据和仿真激励，从而判断是否存在待调节性能的晶体管，若有，则调节与所述待调节性能的晶体管的栅极相邻的栅极端对端距离；和/或，调节所述待调节性能的晶体管的栅极上覆盖的绝缘膜类型，从而在保证集成电路版图中晶体管性能的基础上，降低晶体管的功耗，得到调节后的集成电路版图，进而得到优化后的集成电路版图。

【技术实现步骤摘要】
一种集成电路版图设计优化方法和系统
本专利技术涉及集成电路版图设计
，尤其涉及一种集成电路版图设计优化方法和系统。
技术介绍
在早期的集成电路制造工艺中，晶体管栅极未使用Si4N3薄膜；后在晶体管栅极上覆盖Si4N3薄膜对栅结构起到保护作用；进一步在晶体管栅结构上覆盖具有应力的Si4N3薄膜用于提升晶体管的性能。此外在采用应力绝缘膜覆盖晶体管栅结构提高晶体管性能的工艺中，相邻的栅极端对端的晶体管其栅极端对端的距离对集成电路的性能有明显的影响。但现有集成电路板图中晶体管的功耗较高，因此，亟需一种集成电路版图优化设计方法，对现有的集成电路版图进行进一步优化，以降低晶体管的功耗。
技术实现思路
有鉴于此，本专利技术提供一种集成电路版图设计优化方法和系统，以解决现有技术中集成电路中晶体管功耗较高的问题。为实现上述目的，本专利技术提供如下技术方案：一种集成电路版图设计优化方法，所述集成电路版图中包括多个晶体管，所述晶体管包括栅极，所述栅极上覆盖有绝缘膜，所述集成电路版图设计优化方法包括：获取所述集成电路版图的版图数据和仿真激励；根据所述版图数据和所述仿真激励，判断是否存在待调节性能的晶体管；本文档来自技高网...

【技术保护点】
1.一种集成电路版图设计优化方法，其特征在于，所述集成电路版图中包括多个晶体管，所述晶体管包括栅极，所述栅极上覆盖有绝缘膜，所述集成电路版图设计优化方法包括：获取所述集成电路版图的版图数据和仿真激励；根据所述版图数据和所述仿真激励，判断是否存在待调节性能的晶体管；若是，则在所述集成电路版图上，对所述待调节性能的晶体管进行调节，并返回所述根据所述集成电路版图数据和所述仿真激励，判断是否存在待调节性能的晶体管的步骤；若否，则输出调节后的集成电路版图；其中，所述对所述待调节性能的晶体管在所述集成电路版图上进行调节包括：调节与所述待调节性能的晶体管的栅极相邻的栅极端对端距离；和/或，调节所述待调节性能...

【技术特征摘要】
1.一种集成电路版图设计优化方法，其特征在于，所述集成电路版图中包括多个晶体管，所述晶体管包括栅极，所述栅极上覆盖有绝缘膜，所述集成电路版图设计优化方法包括：获取所述集成电路版图的版图数据和仿真激励；根据所述版图数据和所述仿真激励，判断是否存在待调节性能的晶体管；若是，则在所述集成电路版图上，对所述待调节性能的晶体管进行调节，并返回所述根据所述集成电路版图数据和所述仿真激励，判断是否存在待调节性能的晶体管的步骤；若否，则输出调节后的集成电路版图；其中，所述对所述待调节性能的晶体管在所述集成电路版图上进行调节包括：调节与所述待调节性能的晶体管的栅极相邻的栅极端对端距离；和/或，调节所述待调节性能的晶体管的栅极上覆盖的绝缘膜类型。2.根据权利要求1所述的集成电路版图设计优化方法，其特征在于，所述根据所述集成电路版图数据和所述仿真激励，判断是否存在待调节性能的晶体管，具体包括：根据所述集成电路版图数据提取包含寄生参数的电路网表；根据所述包含寄生参数的电路网表和所述仿真激励进行电路仿真，获得电路仿真结果数据；对所述电路仿真结果数据进行分析，判断是否存在时序宽松的信号路径或时序紧张的信号路径；若是，则存在待调节性能的晶体管，并确定所述待调节性能的晶体管；若否，则不存在待调节性能的晶体管；其中，所述确定所述待调节性能的晶体管具体包括：对所述时序宽松的信号路径进行分析，得到导致时序宽松的第一晶体管；对所述时序紧张的信号路径进行分析，得到导致时序紧张的第二晶体管；所述待调节性能的晶体管包括所述第一晶体管和所述第二晶体管。3.根据权利要求1所述的集成电路版图设计优化方法，其特征在于，所述根据所述版图数据和所述仿真激励，判断是否存在待调节性能的晶体管，具体包括：根据所述集成电路版图数据提取包含统计寄生参数的电路网表；根据所述包含统计寄生参数的电路网表和所述仿真激励进行电路仿真，获得电路统计仿真结果数据；对所述电路统计仿真结果数据进行分析，判断是否存在统计时序宽松的信号路径或统计时序紧张的信号路径；若是，则存在待调节性能的晶体管，并确定所述待调节性能的晶体管；若否，则不存在待调节性能的晶体管；其中，所述确定所述待调节性能的晶体管具体包括：对所述统计时序宽松的信号路径进行分析，得到导致统计时序宽松的第三晶体管；对所述统计时序紧张的信号路径进行分析，得到导致统计时序紧张的第四晶体管；所述待调节性能的晶体管包括所述第三晶体管和所述第四晶体管。4.根据权利要求2所述的集成电路版图设计优化方法，其特征在于，所述第一晶体管的栅极上覆盖的绝缘膜为用于增强晶体管性能的应力绝缘膜、用于降低晶体管性能的应力绝缘膜或无应力绝缘膜。5.根据权利要求4所述的集成电路版图设计优化方法，其特征在于，当所述第一晶体管的栅极上覆盖的绝缘膜为用于增强晶体管性能的应力绝缘膜时，所述调节所述待调节性能的晶体管的栅极上覆盖的绝缘膜类型包括：将所述第一晶体管的栅极上覆盖的用于增强晶体管性能的应力绝缘膜调整为用于降低晶体管性能的应力绝缘膜或无应力绝缘膜；当所述第一晶体管的栅极上覆盖的绝缘膜为无应力绝缘膜时，所述调节所述待调节性能的晶体管的栅极上覆盖的绝缘膜类型包括：将所述第一晶体管的栅极上覆盖的无应力绝缘膜调整为用于降低晶体管性能的应力绝缘膜。6.根据权利要求4所述的集成电路版图设计优化方法，其特征在于，当所述第一晶体管上的绝缘膜为用于降低晶体管性能的应力绝缘膜时，所述对所述待调节性能的晶体管进行调节，具体包括：减小所述第一晶体管的栅极与栅极宽度方向的辅助栅极图形的距离；和/或，在所述第一晶体管的栅极宽度方向上，增加设置与所述第一晶体管相邻的栅极宽度方向的哑栅极图形；其中，所述减小所述第一晶体管的栅极...

【专利技术属性】
技术研发人员：吴玉平，陈岚，张学连，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11