半导体封装装置及其制造方法制造方法及图纸

一种半导体封装装置包含互连结构、电子组件、封装体及电触点。介电层具有顶部表面及底部表面。所述介电层界定从所述底部表面延伸到所述介电层中的空腔。图案化导电层安置在所述介电层的所述顶部表面上。导电垫至少部分地安置在所述空腔内且电连接到所述图案化导电层。所述导电垫包含第一金属层及第二金属层。所述第二金属层安置在所述第一金属层上且沿着所述第一金属层的侧表面延伸。所述电子组件电连接到所述图案化导电层。所述封装体覆盖所述电子组件及所述图案化导电层。所述电触点电连接到所述导电垫。

Semiconductor Packaging Device and Its Manufacturing Method

A semiconductor packaging device comprises an interconnection structure, an electronic component, a packaging body and an electrical contact. The dielectric layer has a top surface and a bottom surface. The dielectric layer defines a cavity extending from the bottom surface to the dielectric layer. The patterned conductive layer is arranged on the top surface of the dielectric layer. The conductive pad is at least partially arranged in the cavity and electrically connected to the patterned conductive layer. The conductive pad comprises a first metal layer and a second metal layer. The second metal layer is arranged on the first metal layer and extends along the side surface of the first metal layer. The electronic component is electrically connected to the patterned conductive layer. The package body covers the electronic component and the patterned conductive layer. The electric contact is electrically connected to the conductive pad.

【技术实现步骤摘要】
半导体封装装置及其制造方法
本公开大体上涉及一种半导体封装装置及其制造方法，且涉及一种包含焊接垫结构的半导体封装装置及其制造方法。
技术介绍
半导体封装装置可包含将电子组件电连接到衬底的焊料球。在相当的半导体封装装置中，焊料球可直接结合到平坦焊料垫。那些焊料垫被称作“防焊剂限定”(soldermaskdefined；SMD)型焊料垫。然而，使焊料球与焊料垫之间的连接承受侧向应力而不使焊料球分层可具有挑战性。为了尝试解决上述问题，可从衬底暴露焊料垫的侧表面，且可将焊料球连接到焊料垫的侧表面及焊料垫的底部表面两者。这种类型的焊料垫被称作“非防焊剂限定”(non-soldermaskdefined；NSMD)型焊料垫。然而，由于焊料垫的侧表面及底部表面上的非均一阻挡层(例如，阻挡层在侧表面上相对薄且在底部表面上相对厚)，可能会形成不平的金属间化合物(intermetalliccompound；IMC)层(例如，IMC层在侧表面上相对厚且在底部表面上相对薄)。IMC的相对厚部分往往可能会破裂。此外，可能会出现有问题的焊接问题，例如形成在垫的侧表面与衬底的介电层之间的间隙及/或在此类间隙中的污本文档来自技高网...

【技术保护点】
1.一种半导体封装装置，其包括：互连结构，其包括：介电层，其具有顶部表面及底部表面，所述介电层界定从所述底部表面延伸到所述介电层中的空腔；图案化导电层，其安置在所述介电层的所述顶部表面上；导电垫，其至少部分地安置在所述空腔内且电连接到所述图案化导电层，所述导电垫包括第一金属层及第二金属层，其中所述第二金属层安置在所述第一金属层上且沿着所述第一金属层的侧表面延伸；电子组件，其电连接到所述图案化导电层；封装体，其覆盖所述电子组件及所述图案化导电层；及电触点，其电连接到所述导电垫。

【技术特征摘要】
2017.10.13 US 15/783,3531.一种半导体封装装置，其包括：互连结构，其包括：介电层，其具有顶部表面及底部表面，所述介电层界定从所述底部表面延伸到所述介电层中的空腔；图案化导电层，其安置在所述介电层的所述顶部表面上；导电垫，其至少部分地安置在所述空腔内且电连接到所述图案化导电层，所述导电垫包括第一金属层及第二金属层，其中所述第二金属层安置在所述第一金属层上且沿着所述第一金属层的侧表面延伸；电子组件，其电连接到所述图案化导电层；封装体，其覆盖所述电子组件及所述图案化导电层；及电触点，其电连接到所述导电垫。2.根据权利要求1所述的半导体封装装置，其中所述导电垫进一步包括第三金属层，所述第三金属层安置在所述第二金属层上且沿着所述第二金属层的侧表面延伸，而不沿着所述介电层的所述底部表面延伸。3.根据权利要求2所述的半导体封装装置，其中所述第三金属层的宽度大于所述第二金属层的宽度，且所述第二金属层的所述宽度大于所述第一金属层的宽度。4.根据权利要求2所述的半导体封装装置，其中所述第三金属层包括铜(Cu)、金(Au)、银(Ag)或钯(Pd)中的至少一者。5.根据权利要求2所述的半导体封装装置，其中所述第一金属层的厚度与所述第二金属层的厚度的总和大于所述第三金属层的厚度。6.根据权利要求2所述的半导体封装装置，其中所述第一金属层及所述第二金属层从所述介电层的所述底部表面突出。7.根据权利要求6所述的半导体封装装置，其中所述第三金属层不从所述介电层的所述底部表面突出。8.根据权利要求1所述的半导体封装装置，其中所述第一金属层包括Au、Pd或Ag中的至少一者。9.根据权利要求1所述的半导体封装装置，其中所述第二金属层包括镍(Ni)、Ti、钨(W)或铝(Al)中的至少一者。10.根据权利要求1所述的半导体封装装置，其中所述导电垫的厚度等于或小于约5微米(μm)。11.根据权利要求1所述的半导体封装装置，其中所述第一金属层的厚度大于所述第二金属层的厚度。12.根据权利要求1所述的半导体封装装置，其进一步包括多个图案化导电层，所述多个图案化导电层包含第一图案化导电层及第二图案化导电层，相比于所述第一图案化导电层，所述第二图案化导电层被安置成较远离所述导电垫，其中所述第一图案化导电层的线宽及线距L/S大于所述第二图案化导电层的L/S。13.根据权利要求12所述的半导体封装装置，其中所述第一图案化导电层的所述L/S在约5μm到约15μm的范围内，且所述第二图案化导电层的所述L/S在约2μm到约5μm的范围内。14.根据权利要求1所述的半导体封装装置，其中所述电触点是焊料凸块，所述焊料凸块覆盖所述第一金属层的所述侧表面的部分。15.根据权利要求1所述的半导体封装装置，其中所述电子组件安置在所述介电层的所述顶部表面上。16.一种半导体封装装置，其包括：互连结构，其包括：介电层，其具有顶部表面...

【专利技术属性】
技术研发人员：吕文隆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71