测试设备及测试方法技术

一种测试具有多个电端子的集成电路封装的测试设备包括基座、插座、多个导电引脚及多个导电柱。所述基座包括多个电接点。所述插座设置在基座上且包括往远离基座方向弯曲的弯曲部分及分布在插座中的多个贯穿孔。所述导电引脚分别设置在贯穿孔中且电连接到电接点，其中所述导电引脚中的每一者从插座的上表面突出以形成与电端子中的一者的暂时电连接。所述导电柱设置在基座上且连接到弯曲部分，其中所述导电柱中的每一者电连接导电引脚中的一者与电接点中的一者。

Testing equipment and testing methods

A test device for testing integrated circuit packages with multiple electrical terminals includes a base, a socket, a plurality of conductive pins and a plurality of conductive columns. The base comprises a plurality of electrical contacts. The socket is arranged on the base and comprises a bending part bending away from the base and a plurality of perforations distributed in the socket. The conductive pins are respectively arranged in the through holes and electrically connected to the electrical contacts. Each of the conductive pins protrudes from the upper surface of the socket to form a temporary electrical connection with one of the electrical terminals. The conductive column is arranged on the base and connected to the bending part. Each of the conductive columns electrically connects one of the conductive pins and one of the electrical contacts.

【技术实现步骤摘要】
测试设备及测试方法
本专利技术的实施例涉及一种测试设备及测试方法。
技术介绍
随着半导体技术的演变，半导体管芯逐渐变得越来越小。然而，需要将更多的功能集成到半导体管芯中。因此，半导体管芯需要将越来越多的输入/输出(input/output，I/O)接垫设置在更小的区域中。因此，对半导体管芯的封装变得更为困难，对于良率(yield)有不利的影响。为了能够将更多焊料球连接到管芯，已开发出扇出型晶片级芯片尺寸封装(waferlevelchipscalepackage，WLCSP)。在扇出型晶片级芯片尺寸封装中，先从晶片上切割出管芯(die)，然后将管芯封装到其他晶片上，且仅对“已知合格管芯(known-good-die)”进行封装。此种封装技术的有利特征是可将管芯上的输入/输出接垫重布线到比管芯本身大的区域，且因此设置在管芯的表面上的输入/输出接垫的数目可增加。当前，使用探针卡来对封装进行测试，探针卡具有可与受测试装置(device-under-test，DUT)的接触接垫(或金属凸块、焊料球等)接触的探针引脚。然而，扇出型晶片级芯片尺寸封装的测试面临多种挑战。举例来说，扇出型晶片级芯片尺寸封装容易因温度升高而翘曲。封装的翘曲可能造成良好的封装被误判为不良封装，原因在于受测试装置的一些焊料球可能在探测期间无法接触一些探针引脚。为了避免此种问题，可能会施加过大的力来将探针卡压抵在受测试的装置上，以确保探针卡与受测试装置之间接触。然而，这可能导致封装及探针卡被损坏。
技术实现思路
根据本公开的一些实施例，提供一种测试具有多个电端子的集成电路封装的测试设备，且所述测试设备包括基座、插座、多个导电引脚及多个导电柱。所述基座包括多个电接点。所述插座设置在基座上且包括往远离基座方向弯曲的弯曲部分及分布在插座中的多个贯穿孔。所述导电引脚分别设置在贯穿孔中且电连接到电接点，其中所述导电引脚中的每一者从插座的上表面突出以形成与电端子中的一者的暂时电连接。所述导电柱设置在基座上且连接到弯曲部分，其中所述导电柱中的每一者电连接导电引脚中的一者与电接点中的一者。根据本公开的一些实施例，提供一种测试具有多个电端子的集成电路封装的测试设备，且所述测试设备包括基座、插座、多个导电引脚及多个导电柱。所述基座包括多个第一电接点及多个第二电接点。所述插座设置在基座上且包括与第一电接点对应的第一部分、与第二电接点对应的第二部分以及分布在第一部分及第二部分中的多个贯穿孔。第一部分与基座之间的最短距离实质上大于第二部分与基座之间的最短距离，且插座的上表面的轮廓与插座的下表面的轮廓实质上共形(conformal)。所述导电引脚分别设置在贯穿孔中且电连接到电接点，其中所述导电引脚中的每一者从插座的上表面突出以形成与电端子中的一者的暂时电连接。所述导电柱设置在第一电接点上且连接到第一部分，其中所述导电柱中的每一者电连接导电引脚中的一者与电接点中的一者。根据本公开的一些实施例，提供一种测试具有多个电端子的集成电路封装的测试方法，且所述测试方法包括：评估集成电路封装的轮廓；根据集成电路封装的轮廓提供测试设备，其中所述测试设备包括：基座，包括多个电接点；插座，设置在基座上且包括分布在插座中的多个贯穿孔；多个导电引脚，设置在贯穿孔中且电连接到电接点；以及多个导电柱，连接在基座与插座之间，其中所述插座的轮廓对应于集成电路封装的轮廓；以及将集成电路封装设置在测试设备上，其中所述电端子中的每一者与导电引脚中的一者进行暂时电连接。附图说明结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1绘示出根据一些实施例的测试集成电路封装的测试设备的剖视图。图2绘示出根据一些实施例的测试集成电路封装的测试设备的剖视图。图3绘示出根据一些实施例的测试集成电路封装的测试设备的剖视图。图4绘示出根据一些实施例的测试集成电路封装的测试设备的剖视图。图5绘示出根据一些实施例的测试设备的基座的剖视图。图6绘示出根据一些实施例的测试设备的基座的剖视图。图7绘示出根据一些实施例的一种测试集成电路封装的测试方法的流程图。具体实施方式以下公开内容提供用于实作所提供主题的不同特征的诸多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而并非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征、从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号及/或字母。此种重复使用是为了简明及清晰起见，且其自身并不表示所论述的各个实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在...之下”、“在...下方”、“下部”、“在…上方”、“上部”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。除了图中所绘示的取向之外，所述空间相对性用语旨在涵盖装置在使用或操作中的不同取向。设备可被另外取向(旋转90度或处于其他取向)，且本文所使用的空间相对性描述词可同样相应地进行解释。另外，为易于说明，本文中可能使用例如“第一”、“第二”、“第三”、“第四”等用语来阐述图中所示相似或不同的元件或特征，且可依据存在的次序或说明的上下文而互换使用。图1绘示出根据一些实施例的测试集成电路封装的测试设备的剖视图。参照图1，在一些实施例中，图1所示的测试设备100被配置用于测试集成电路封装200。在一些实施例中，测试设备100被配置成对集成电路封装200执行最终测试(finaltest，FT)或系统级测试(systemleveltest，SLT)，但本公开并非仅限于此。集成电路封装200具有设置在集成电路封装200的接触表面220上的多个电端子210。在一些实施例中，集成电路封装200包括大型三维集成电路(three-dimensionalintegratedcircuit，3DIC)封装。举例来说，集成电路封装200可为大型集成扇出型(IntegratedFan-Out，InFO)封装或衬底上晶片上芯片(ChiponWaferonSubstrate，CoWoS)封装。在一些实施例中，集成电路封装200的大小可超过50毫米×50毫米。举例来说，集成电路封装200的大小对于集成扇出型封装而言可为67.5毫米×67.5毫米，而对于衬底上晶片上芯片(CoWoS)封装而言可为毫米×66毫米，然而，本公开并非仅限于此。此种集成电路封装200容易因不同材料之间的不同热膨胀系数(coefficientofthermalexpansion，CTE)而在温度升高条件下翘曲。因此，集成电路封装200的接触表面220并非平整的表面，而是曲面或任何形状的不平整表面。在一些实施例中，集成电路封装200的翘曲位移(displacementofwarpage)可超过100微米。举例来说，集成电路封装200的翘曲位移为约280微米，当然，本公开并非仅限于此。在一些实施例中，为了利用测试设备100来执行测试，首先评估集成本文档来自技高网...

【技术保护点】
1.一种测试具有多个电端子的集成电路封装的测试设备，其特征在于，包括：基座，包括多个电接点；插座，设置在所述基座上且包括往远离所述基座方向弯曲的弯曲部分及分布在所述插座中的多个贯穿孔；多个导电引脚，分别设置在所述贯穿孔中且电连接到所述电接点，其中所述导电引脚中的每一者从所述插座的上表面突出以形成与所述电端子中的一者的暂时电连接；以及多个导电柱，设置在所述基座上且连接到所述弯曲部分，其中所述导电柱中的每一者电连接所述导电引脚中的一者与所述电接点中的一者。

【技术特征摘要】
2017.09.29 US 62/565,121;2018.01.31 US 15/884,3811.一种测试具有多个电端子的集成电路封装的测试设备，其特征在于，包括：基座，包括多个电接点；插座，设置在所述基座上且包括往远离所述基座方向弯曲的弯曲部分及分布在所述插座中的多个贯穿孔；多个导电引脚，分别设置在所述贯穿孔中且电连接到所述电接点，其中所述导电引脚中的每一者从所述插座的上表面突出以形成与所述电端子中的一者的暂时电连接；以及多个导电柱，设置在所述基座上且连接到所述弯曲部分，其中所述导电柱中的每一者电连接所述导电引脚中的一者与所述电接点中的一者。2.根据权利要求1所述的测试设备，其特征在于，所述插座的所述上表面的轮廓对应于其中设置有所述电端子的所述集成电路封装的接触表面的轮廓。3.根据权利要求1所述的测试设备，其特征在于，所述基座还包括：负载板，具有多个板接点；以及中介基板，安装在所述负载板上且包括电连接到所述板接点的所述电接点。4.一种测试具有多个电端子的集成电路封装的测试设备，其特征在于，包括：基座，包括多个第一电接点及多个第二电接点；插座，设置在所述基座上且包括与所述第一电接点对应的第一部分、与所述第二电接点对应的第二部分以及分布在所述第一部分及所述第二部分中的多个贯穿孔，其中所述第一部分与所述基座之间的最短距离大于所述第二部分与所述基座之间的最短距离，且所述插座的上表面的轮廓与所述插座的下表面的轮廓共形；多个导电引脚，分别设置在所述贯穿孔中且电连接到所述第一电接点及所述第二电接点，其中所述导电引脚中的每一者从所述插座的所述上表面突出以形成与所述电端子中的一者的暂时电连接；以及多个导电...

【专利技术属性】
技术研发人员：邱当荣，林鸿志，王敏哲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71