半导体装置结构的检验方法制造方法及图纸

本发明专利技术实施例提供一种半导体结构的检验方法。上述检验方法包括接收半导体装置结构。上述半导体装置结构包括待检验特征，且上述半导体装置结构具有第一表面与第二表面。上述检验方法亦包括涂布包含高分子的溶液于上述半导体装置结构的第一表面上、设置透明基板于上述半导体装置结构的第一表面以及上述包含高分子的溶液上、使用光照射上述包含高分子的溶液以形成粘合层于上述透明基板与上述半导体装置结构之间。上述粘合层接合上述透明基板与上述半导体装置结构。上述检验方法亦包括检验上述待检验特征。

Inspection method of semiconductor device structure

The embodiment of the present invention provides a test method for a semiconductor structure. The above test method includes a receiving semiconductor device structure. The semiconductor device structure includes the characteristics to be tested, and the semiconductor device structure has a first surface and a second surface. The test method also includes coating the solution containing polymer on the first surface of the semiconductor device structure, setting a transparent substrate on the first surface of the semiconductor device structure and the solution containing polymer, irradiating the solution containing polymer with light to form an adhesive layer between the transparent substrate and the semiconductor device structure. The adhesive layer is connected with the transparent substrate and the semiconductor device structure. The above test methods also include testing the above characteristics to be tested.

【技术实现步骤摘要】
半导体装置结构的检验方法
本专利技术实施例涉及一半导体装置结构的检验方法，且特别有关于一种芯片封装体(chippackage)的检验方法。
技术介绍
半导体集成电路(IC)工业经历了快速地成长。集成电路的材料及设计上的技术进步造就了集成电路的多个世代。每一世代具有比上一世代更小且更复杂的电路。在集成电路演进的过程，功能密度(亦即，单位芯片面积的互连装置的数量)普遍地增加，然而几何尺寸(亦即，使用一生产制程可制造的最小元件(或导线))则降低。上述尺寸的缩减大体上可提升生产效率、降低相关成本而带来许多好处。随着技术节点尺寸降低以及集成电路缩小化，半导体装置结构的显微观察(例如：半导体晶圆及/或待测件(deviceundertest，DUT))在检验良率限制缺陷(yield-limitingdefects)、设计功能缺陷(design-functionaldefects)以及效能限制缺陷(performance-limitingdefects)上扮演重要的角色。然而，由于特征尺寸持续地变小，上述半导体装置结构的显微观察亦越来越难进行。因此，检验尺寸越来越小的半导体装置结构将是一大挑战。
技术实现思路
本专利技术实施例包括一种半导体结构的检验方法。上述检验方法包括接收半导体装置结构。上述半导体装置结构包括待检验(to-be-inspected)特征，且上述半导体装置结构具有第一表面与第二表面。上述检验方法亦包括涂布(applying)包含高分子的(polymer-containing)溶液于上述半导体装置结构的第一表面上、设置透明基板于上述半导体装置结构的第一表面以及上述包含高分子的溶液上、使用光照射(irradiate)上述包含高分子的溶液以形成粘合层于上述透明基板与上述半导体装置结构之间。上述粘合层接合上述透明基板与上述半导体装置结构。上述检验方法亦包括检验上述待检验特征。本专利技术实施例另包括一种半导体结构的检验方法。上述检验方法包括接收芯片封装体(chippackage)。上述芯片封装体包括待检验特征，且上述芯片封装体具有第一表面与第二表面。上述检验方法亦包括涂布包含高分子的溶液于上述芯片封装体的第一表面上、设置承载基板于上述芯片封装体的第一表面上，使得上述包含高分子的溶液分布(spread)于上述承载基板与上述芯片封装体之间。上述检验方法亦包括使用光照射上述包含高分子的溶液以将上述包含高分子的溶液转变成接合上述承载基板与上述芯片封装体的粘合层、自上述第二表面部分地移除上述芯片封装体以形成朝向上述待检验特征延伸的开口。上述检验方法亦包括于上述开口形成之后或于形成上述开口的期间检验上述待检验特征。本专利技术实施例亦包括一种半导体结构的检验方法。上述检验方法包括接收半导体装置结构。上述半导体装置结构包括待检验特征，且上述半导体装置结构具有第一表面与第二表面。上述检验方法亦包括确认(identifying)上述半导体装置结构的一目标区域。上述待检验特征位于上述目标区域中。上述检验方法亦包括施与(dispense)一或数滴的包含高分子的溶液于上述目标区域上、设置透明基板于上述半导体装置结构上，使得上述包含高分子的溶液分布于上述透明基板与上述半导体装置结构之间。上述检验方法亦包括使用紫外光照射上述包含高分子的溶液以将上述包含高分子的溶液固化而形成接合上述透明基板与上述半导体装置结构的粘合层、形成自上述半导体装置结构的第二表面朝向上述待检验特征延伸的开口。上述检验方法亦包括于上述开口形成之后或于形成上述开口的期间检验上述待检验特征。附图说明以下将配合说明书附图详述本专利技术实施例的各层面。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本专利技术实施例的特征。图1A-图1G为根据一些实施例的检验半导体装置结构的方法的各阶段的剖面图。图2是根据一些实施例示出检验半导体装置结构的方法的流程图。图3为根据一些实施例的用来检验半导体装置结构的真空腔体的剖面图。图4A-图4G为根据一些实施例的检验半导体装置结构的方法的各阶段的剖面图。附图标记说明：10～芯片封装体12a～第一表面12b～第二表面100～半导体晶粒102～封装基板104～接合元件106～底胶层107～待检验区域108～标示凹陷110～包含高分子的溶液110’～被展开或经延伸的包含高分子的溶液112～溶液提供器114～承载基板116～粘合层118～光120～光源122～滤光元件124～开口126～能量束200～方法S202、S204、S206、S208、S210、S212～方法200的步骤300～真空腔体400～半导体装置结构402～支撑基板400a～表面407～待检验特征408～标示凹陷410～光固化胶410’～经延伸的光固化胶层412～胶提供器414～承载基板416～粘合层418～光420～光源422～滤光元件424～开口426～能量束R、R’～目标区域T1、T2～厚度具体实施方式以下公开许多不同的实施方法或是例子来实行本专利技术实施例的不同特征。以下描述具体的元件及其排列以阐述本专利技术实施例。当然这些实施例仅用以例示，且不该以此限定本专利技术实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，本专利技术实施例可能重复各种示例中的附图标记和/或字母。上述重复是为了达到简明和清楚的目的，而非用来限定所讨论的各种实施例和/或配置之间的关系。此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。将叙述本公开一些实施例。在此些实施例中所述的步骤之前、之间及/或之后可提供额外的操作。一些所述的步骤可于不同的实施例中被取代或省略。可加入额外的特征于所述的半导体装置结构。一些后文所述的特征可于不同的实施例中被取代或省略。虽然以一特定顺序的数个操作说明一些实施例，但亦可以其他合理的顺序进行此些操作。为了覆晶封装(flipchip)半导体集成电路上的良率分析、缺陷定位与分析、功能侦错(functionaldebug)与效能侦错(performancedebug)，使用一或多个检验步骤以检验半导体晶圆或待测件。上述检验步骤是被用来实时并快速地确认(identify)制程良率限制缺陷、设计功能缺陷以及效能限制缺陷。因此，可及时调整生产制程而改善产品良率。图1A-图1G为根据一些实施例的形成芯片封装体的制程的各步骤的剖面图。图2是根据一些实施例示出用于检验半导体装置结构的方法200的流程图。在一些实施例中，方法200是开始于步骤S202。如图2所示，于步骤S202中，接收具有待检验(to-be-inspected)特征的半导体装置结构。在一些实施例中，上述半本文档来自技高网...

【技术保护点】
1.一种半导体装置结构的检验方法，包括：接收一半导体装置结构，该半导体装置结构包括一待检验(to‑be‑inspected)特征，其中该半导体装置结构具有一第一表面与一第二表面；涂布(applying)一包含高分子的(polymer‑containing)溶液于该半导体装置结构的第一表面上；设置一透明基板于该半导体装置结构的第一表面以及该包含高分子的溶液上；使用光照射(irradiate)该包含高分子的溶液以形成一粘合层于该透明基板与该半导体装置结构之间，其中该粘合层接合该透明基板与该半导体装置结构；以及检验该待检验特征。

【技术特征摘要】
2017.09.29 US 15/720,8391.一种半导体装置结构的检验方法，包括：接收一半导体装置结构，该半导体装置结构包括一待检验(to-be-inspected)特征，其中该半导体装置结构具有一第一表面与一第二表面；涂布(applying)一包含高分子的...

【专利技术属性】
技术研发人员：牛宝华，柯家楠，林棋淳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71