The invention discloses a method for fabricating a semiconductor structure, comprising a plurality of steps in which a set of measured data is simultaneously fed back to a control system affecting the same parameter.
【技术实现步骤摘要】
半导体结构的制作方法
本专利技术涉及一种半导体结构的制作方法，特别是涉及采用先进制作工艺控制(advancedprocesscontrol,APC)的半导体结构的制作方法。
技术介绍
先进制作工艺中，制作工艺变异对于半导体元件的影响越来越显著，轻则造成元件电性偏移，重则导致元件失效。已知可利用先进制作工艺控制(advancedprocesscontrol,APC)来减少制作工艺变异、维持制作工艺的稳定度，但是目前的先进制作工艺控制仍无法有效控制受到多步骤影响的制作工艺参数。例如，金属电连接结构的阻值会受到其厚度的影响。制作镶嵌金属结构时，常以化学机械研磨制作工艺移除多余的导电材料，并且控制介电层有足够的过抛厚度以确保沟槽外无导电材料残留，但是却造成剩余在沟槽内导电材料被过度移除而厚度不足，造成阻值偏移。
技术实现思路
有鉴于上述不足，本专利技术提供一种半导体结构的制作方法，包含将一组测量数据同时回馈至影响同一参数的多个步骤其个别的控制系统，以制作出理想的半导体结构。本专利技术一实施例公开一种半导体结构的制作方法。首先，提供一基底，接着于该基底上形成一层间介电层，具有厚...
【技术保护点】
1.一种半导体结构的制作方法，包含:提供一基底；在该基底上形成一层间介电层，具有厚度T1，由一第一控制系统控制；在该层间介电层中形成一沟槽；形成一导电材料，完全覆盖该层间介电层并填满该沟槽；进行一化学机械研磨制作工艺，以移除该沟槽外的该导电材料并移除该层间介电层一过抛厚度T2，由一第二控制系统控制；该化学机械研磨制作工艺后，测量该沟槽内该导电材料的厚度T3以及该沟槽外残留的该导电材料的厚度T4，该厚度T3与一目标厚度H相差一厚度差ΔH；以及将该厚度T4和该厚度差ΔH同时回馈至该第一控制系统和该第二控制系统，用来调整后续基底的该层间介电层的厚度T1以及该过抛厚度T2。
【技术特征摘要】
1.一种半导体结构的制作方法，包含:提供一基底；在该基底上形成一层间介电层，具有厚度T1，由一第一控制系统控制；在该层间介电层中形成一沟槽；形成一导电材料，完全覆盖该层间介电层并填满该沟槽；进行一化学机械研磨制作工艺，以移除该沟槽外的该导电材料并移除该层间介电层一过抛厚度T2，由一第二控制系统控制；该化学机械研磨制作工艺后，测量该沟槽内该导电材料的厚度T3以及该沟槽外残留的该导电材料的厚度T4，该厚度T3与一目标厚度H相差一厚度差ΔH；以及将该厚度T4和该厚度差ΔH同时回馈至该第一控制系统和该第二控制系统，用来调整后续基底的该层间介电层的厚度T1以及该过抛厚度T2。2.如权利要求1所述的制作方法，其中该厚度T4大于或等于零，大于零代表该化学机械研磨制作工艺后该沟槽外有残留的该导电材料，等于零代表该化学机械研磨制作工艺后该沟槽外无残留的该导电材料。3.如权利要求1所述的制作方法，其中该厚度差ΔH等于该厚度T3减去该目标厚度H。4.如权利要求1所述的制作方法，其中该层间介电层的厚度T1是通过测量该基底的一厚度测量结构上该层间介电层的厚度获得。5.如权利要求4所述的制作方法，其中该化学机械研磨制作工艺后，通过测量该厚度测量结构上该层间介电层的剩余厚度T1’并计算厚度T1与剩余厚度T1’的差值而获得该过抛厚度T2。6.如权利要求1所述的制作方法，其中该沟槽内剩余的该导电材料的厚度T3以及该沟槽外残留的该导电材料的厚度T4是由一失效分析(FA)方法获得。7.如权利要求1所述的制作方法，其中该第一控制系统根据该厚度T4与该厚度差ΔH调整一预设值，获得该下一基底的...
【专利技术属性】
技术研发人员：菊蕊，
申请(专利权)人：联华电子股份有限公司，联芯集成电路制造厦门有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。