半导体元件与其制造方法技术

一种半导体元件与其制造方法。半导体元件包含基板、磊晶层、第三介电层、屏蔽层、第四介电层、栅极、多个掺杂区以及第五介电层。磊晶层位于基板上。第三介电层设置于磊晶层的第一沟渠中，并形成第二沟渠于第一沟渠中。屏蔽层具有上半部分与下半部分，其中下半部分设置于第二沟渠中，上半部分凸出于第三介电层。栅极设置于磊晶层中与第三介电层上，其中第四介电层设置于屏蔽层与栅极之间。掺杂区设置于位于栅极的四周的磊晶层中。第五介电层设置于掺杂区与栅极之间。半导体元件因为位于栅极旁边的介电层的厚度较薄，另外，在栅极下方的介电层的厚度够厚，所以使半导体元件在具有低导通电压的同时可以承载较高的逆向电压。

【技术实现步骤摘要】
半导体元件与其制造方法
本专利技术是有关于一种半导体元件与其制造方法。
技术介绍
功率半导体仍是许多电力电子系统的主要元件。在现今功率半导体的应用领域中，低导通电压与逆向电压的高乘载能力是非常重要的能力指标。为了进一步改善功率半导体的各项特性，相关领域莫不费尽心思开发。如何能提供一种具有较佳特性的半导体，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。
技术实现思路
本专利技术的一技术态样是在提供一种半导体元件与其制造方法，通过适当的结构设计，使半导体元件具有较低的导通电压且可以承载较高的逆向电压。另外，利用特殊的制程设计，将能有效降低制造成本。根据本专利技术一实施方式，一种半导体元件的制造方法包含以下步骤。首先，形成磊晶层于基板上。然后，形成第一沟渠于磊晶层中。之后，依序形成第一介电层、第二介电层以及第三介电层于磊晶层上，其中第三介电层形成第二沟渠，第二沟渠位于第一沟渠中。再来，形成屏蔽层于第二沟渠中。然后，移除第三介电层的上半部分，以使屏蔽层的上半部分凸出于第三介电层。之后，形成第四介电层于屏蔽层的上半部分。再来，移除未被第三介电层覆盖的第二介电层与第一介电层，以裸露磊晶本文档来自技高网...

【技术保护点】
1.一种半导体元件的制造方法，其特征在于，包含：形成一磊晶层于一基板上；形成一第一沟渠于该磊晶层中；依序形成一第一介电层、一第二介电层以及一第三介电层于该磊晶层上，其中该第三介电层形成一第二沟渠，该第二沟渠位于该第一沟渠中；形成一屏蔽层于该第二沟渠中；移除该第三介电层的一上半部分，以使该屏蔽层的一上半部分凸出于该第三介电层；形成一第四介电层于该屏蔽层的该上半部分；移除未被该第三介电层覆盖的该第二介电层与该第一介电层，以裸露该磊晶层；形成一第五介电层；形成一栅极于该第三介电层上，并使该第五介电层介于该栅极与该磊晶层之间；以及形成多个掺杂区于该栅极的四周的该磊晶层中。

【技术特征摘要】
1.一种半导体元件的制造方法，其特征在于，包含：形成一磊晶层于一基板上；形成一第一沟渠于该磊晶层中；依序形成一第一介电层、一第二介电层以及一第三介电层于该磊晶层上，其中该第三介电层形成一第二沟渠，该第二沟渠位于该第一沟渠中；形成一屏蔽层于该第二沟渠中；移除该第三介电层的一上半部分，以使该屏蔽层的一上半部分凸出于该第三介电层；形成一第四介电层于该屏蔽层的该上半部分；移除未被该第三介电层覆盖的该第二介电层与该第一介电层，以裸露该磊晶层；形成一第五介电层；形成一栅极于该第三介电层上，并使该第五介电层介于该栅极与该磊晶层之间；以及形成多个掺杂区于该栅极的四周的该磊晶层中。2.根据权利要求1所述的半导体元件的制造方法，其特征在于，该第四介电层为通过热氧化该屏蔽层而形成。3.根据权利要求1所述的半导体元件的制造方法，其特征在于，该屏蔽层的顶面高度低于该磊晶层的顶面高度。4.根据权利要求1所述的半导体元件的制造方法，其特征在于，形成该多个掺杂区包括：形成一第一掺杂区，于位于该栅极的四周的该磊晶层中，以做为一基体区；以及形成一第二掺杂区，于位于该栅极的四周的该第一掺杂区的上面部分中，以做为一源极区。5.根据权利要求4所述的半导体元件的制造方法，其特征在于，形成该第二掺杂区后，还包括：形成一凹槽于该第二掺杂区中；以及根据该凹槽位置，形成一第三掺杂区于该第一掺杂区中。6.根据权利要求4所述的半导体元件的制造方法，其特征在于，形成该第二掺杂区后，还包括：形成一第三掺杂区于该第一掺杂区中，其中该第三掺杂区的底部深度大于该第二掺杂区的底部深度。7.根据权利要求1所述的半导体元件的制造方法，其特征在于，该第四介电层的顶面高度大于或等于该磊晶层的顶面高度。8.一种半导体元件，其特征在于，包含：一基板；...

【专利技术属性】
技术研发人员：许修文，叶俊瑩，倪君伟，罗振达，
申请(专利权)人：帅群微电子股份有限公司，
类型：发明
国别省市：中国台湾,71