半导体器件的制造方法及半导体器件技术

在制造半导体器件的方法中，形成鳍结构，其中，所述鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，由此形成源极/漏极间隔。通过源极/漏极间隔横向地蚀刻第一半导体层。在源极/漏极间隔中，至少在蚀刻的第一半导体层上形成第一绝缘层。在源极/漏极间隔中形成源极/漏极外延层，从而在源极/漏极外延层与第一绝缘层之间形成气隙。本发明专利技术还提供了半导体器件。

Manufacturing Method of Semiconductor Devices and Semiconductor Devices

In the method of manufacturing semiconductor devices, a fin structure is formed, in which the fin structure comprises a first semiconductor layer and a second semiconductor layer alternately stacked. A sacrificial gate structure is formed above the fin structure. The source/drain region of the fin structure which is not covered by the sacrificial gate structure is etched to form the source/drain interval. The first semiconductor layer is transversely etched through the source/drain interval. In the source/drain interval, at least a first insulating layer is formed on the etched first semiconductor layer. A source/drain epitaxy layer is formed in the source/drain gap, thus forming an air gap between the source/drain epitaxy layer and the first insulating layer. The invention also provides a semiconductor device.

【技术实现步骤摘要】
半导体器件的制造方法及半导体器件
本专利技术的实施例涉及半导体集成电路的制造方法，并且更具体地，涉及包括鳍式场效应晶体管(FinFET)和/或全环栅极(GAA)FET的半导体器件的制造方法，以及半导体器件。
技术介绍
随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如包括finFET(FinFET)和全环栅极(GAA)FET的多栅极场效应晶体管(FET)的三维设计的发展。在FinFET中，栅电极通过夹置在其中的栅极介电层与沟道区的三个侧面相邻。由于栅极结构围绕(包裹)在鳍的三个表面上，所以晶体管本质上具有控制流经鳍或沟道区的电流的三个栅极。不幸的是，第四侧面(即，沟道的底部)远离栅电极并且因此不在栅极控制下。相反，在GAAFET中，栅电极围绕沟道区的所有侧面，这允许在沟道区中更充分地耗尽并且由于陡峭的亚阈值电流摆幅(SS)和更小的漏致势垒降低(DIBL，draininducedbarrierlowering)导致了更少的短沟道效应。随着晶体管尺寸不断地按比例缩小至亚10-15nm技术节点，需要进一步提高GAA本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：形成鳍结构，其中，所述鳍结构包括交替堆叠的多个第一半导体层和多个第二半导体层；在所述鳍结构上方形成牺牲栅极结构；蚀刻所述鳍结构的未被所述牺牲栅极结构覆盖的源极/漏极区，从而形成源极/漏极间隔；通过所述源极/漏极间隔横向地蚀刻所述多个第一半导体层；至少在所述源极/漏极间隔中的蚀刻的多个第一半导体层上形成第一绝缘层；以及在所述源极/漏极间隔中形成源极/漏极外延层，从而在所述源极/漏极外延层与所述第一绝缘层之间形成气隙。

【技术特征摘要】
2017.08.30 US 62/552,157;2017.10.05 US 15/725,6551.一种制造半导体器件的方法，所述方法包括：形成鳍结构，其中，所述鳍结构包括交替堆叠的多个第一半导体层和多个第二半导体层；在所述鳍结构上方形成牺牲栅极结构；蚀刻所述鳍结构的未被所述牺牲栅极结构覆盖的源极/漏极区，从而形成源极/漏极间隔；通过所述源极/漏极间隔横向地蚀刻所述多个第一半导体层；至少在所述源极/漏极间隔中的蚀刻的多个第一半导体层上形成第一绝缘层；以及在所述源极/漏极间隔中形成源极/漏极外延层，从而在所述源极/漏极外延层与所述第一绝缘层之间形成气隙。2.根据权利要求1所述的制造半导体器件的方法，其中，所述气隙中的每一个均由所述源极/漏极外延层和所述第一绝缘层进行限定，其中，所述第一绝缘层设置在所述多个第一半导体层中的一个的横向端部上和两个相邻的第二半导体层上。3.根据权利要求2所述的制造半导体器件的方法，其中，所述多个第一半导体层中的一个的横向端部具有平坦表面。4.根据权利要求2所述的制造半导体器件的方法，其中，所述多个第一半导体层的一个的横向端部具有V形的横截面。5.根据权利要求1所述的制造半导体器件的方法，其中，所述第一绝缘层包括氮化硅和氧化硅中的至少一种。6.根据权利要求1所述的制造半导体器件的方法，还包括在所述第一绝缘层上形成第二绝缘层，...

【专利技术属性】
技术研发人员：杨玉麟，李东颖，余绍铭，郑兆钦，陈自强，黄昭宪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71