减少半导体制造中接触件深度变化的方法技术

一种方法包括提供具有隔离结构、邻近隔离结构且高于隔离结构的鳍以及位于鳍和隔离结构上方的栅极结构的器件结构。隔离结构、鳍和栅极结构限定位于鳍上方的第一沟槽和位于隔离结构上方的第二沟槽。该方法进一步包括在栅极结构、鳍和隔离结构上方形成第一接触蚀刻停止层(CESL)；在第一CESL上方沉积第一层间介电(ILD)层并填充第一沟槽和第二沟槽；以及凹进第一ILD层，从而使得去除第一沟槽中的第一ILD层，并且将第二沟槽中的第一ILD层凹进至与鳍的顶面大致齐平的水平处。本发明专利技术实施例涉及减少半导体制造中接触件深度变化的方法。

Method of Reducing Contact Depth Change in Semiconductor Manufacturing

One method includes providing fins with isolation structure, adjacent isolation structure and higher than isolation structure, and device structures with gate structure located above the fin and isolation structure. The isolation structure, fin and gate structure are limited to the first groove above the fin and the second groove above the isolation structure. The method further includes forming the first contact etching stop layer (CESL) above the gate structure, fin and isolation structure, depositing the first interlayer dielectric layer (ILD) above the first CESL and filling the first and second grooves, and concave the first ILD layer in the first groove to remove the first ILD layer in the first groove, and concave the first ILD layer in the second groove to approximately the top of the fin. Horizontal. The embodiment of the present invention relates to a method for reducing the change of contact depth in semiconductor manufacturing.

【技术实现步骤摘要】
减少半导体制造中接触件深度变化的方法
本专利技术实施例涉及减少半导体制造中接触件深度变化的方法。
技术介绍
FINFET器件已成为半导体制造的主流，以实现更小的器件部件和更高的电路性能。在集成电路(IC)中制造这些小型FINFET器件面临许多挑战。例如，当在FINFET器件中形成接触部件时，由于晶圆上的形貌，接触件深度变化已成为问题。特别地，半导体鳍通常比用于隔离鳍的隔离结构更高。当在鳍的顶部上以及在隔离结构上形成接触部件(包括金属)时，一些接触部件比其他接触部件更高。随着时间的推移，这些不平坦的接触部件可能倾斜并推动附近的电路元件(例如，栅极结构)弯曲，这可能导致电路缺陷。与接触件形成相关的另一问题是一些接触孔深而窄，并且接触部件可能难以完全填充这些接触孔，从而在接触部件下方留下空隙。这些空隙在制造阶段可能难以检测到，但是随着时间的推移它们可能导致电路短路或开路。因此，期望在接触件形成工艺中有所改进。
技术实现思路
根据本专利技术的一些实施例，提供了一种用于制造半导体的方法，所述方法包括：提供器件结构，所述器件结构具有隔离结构、邻近所述隔离结构且高于所述隔离结构的鳍、以及位于所述鳍和所本文档来自技高网...

【技术保护点】
1.一种用于制造半导体的方法，所述方法包括：提供器件结构，所述器件结构具有隔离结构、邻近所述隔离结构且高于所述隔离结构的鳍、以及位于所述鳍和所述隔离结构上方的栅极结构，其中，所述隔离结构、所述鳍和所述栅极结构限定位于所述鳍上方的第一沟槽和位于所述隔离结构上方的第二沟槽；在所述栅极结构、所述鳍和所述隔离结构上方形成第一接触蚀刻停止层(CESL)；在所述第一接触蚀刻停止层上方沉积填充所述第一沟槽和所述第二沟槽的第一层间介电(ILD)层；以及凹进所述第一层间介电层，从而去除所述第一沟槽中的所述第一层间介电层，并且将所述第二沟槽中的所述第一层间介电层凹进至与所述鳍的顶面齐平的水平处。

【技术特征摘要】
2017.08.30 US 15/690,7091.一种用于制造半导体的方法，所述方法包括：提供器件结构，所述器件结构具有隔离结构、邻近所述隔离结构且高于所述隔离结构的鳍、以及位于所述鳍和所述隔离结构上方的栅极结构，其中，所述隔离结构、所述鳍和所述栅极结构限定位于所述鳍上方的第一沟槽和位于所述隔离结构上方的第二沟槽；在所述栅极结构、所述鳍和所述隔离结构上方形成第一接触蚀刻停止层(CESL)；在所述第一接触蚀刻停止层上方沉积填充所述第一沟槽和所述第二沟槽的第一层间介电(ILD)层；以及凹进所述第一层间介电层，从而去除所述第一沟槽中的所述第一层间介电层，并且将所述第二沟槽中的所述第一层间介电层凹进至与所述鳍的顶面齐平的水平处。2.根据权利要求1所述的方法，其中，所述第一接触蚀刻停止层在所述栅极结构的顶部上比在所述栅极结构的侧壁上更厚。3.根据权利要求2所述的方法，还包括：在凹进所述第一层间介电层之后，在所述第一沟槽中的所述第一接触蚀刻停止层上方并且在所述第二沟槽中的所述第一接触蚀刻停止层和所述第一层间介电层上方形成第二接触蚀刻停止层；以及在所述第二接触蚀刻停止层上方沉积第二层间介电层，并且所述第二层间介电层填充在所述第一沟槽和所述第二沟槽的剩余间隔中。4.根据权利要求3所述的方法，还包括：形成到达所述第一沟槽中的所述第二层间介电层内的第一接触部件和到达所述第二沟槽中的所述第二层间介电层内的第二接触部件。5.根据权利要求3所述的方法，其中，所述第二接触蚀刻停止层是共形的。6.根据权利要求2所述的方法，其中，形成所述第一接触蚀刻停止层包括：在所述栅极结构、所述鳍和所述隔离结构上方沉积包括介电材料的共形层；用等离子体处理所述共形层，从而使得所述共形层的位于所述栅极结构的顶部上的第一部分比所述共形层的位于所述栅极结构的侧壁上的第二部分接收更多的等离子体处理；以及将化学...

【专利技术属性】
技术研发人员：李筠，李振铭，杨复凯，黄意君，王胜雄，王美匀，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71