碳化硅半导体装置及其制造方法制造方法及图纸

使相邻的p型保护环(21)彼此的间隔全部达到p型深层(5)彼此的间隔以下。由此，p型保护环(21)的间隔增大、即沟槽(21a)变稀疏，由此能够抑制在使外延生长p型层(50)时在保护环部形成得较厚。因此，如果在回蚀时将单元部的p型层(50)去除，则能够在保护环部不留残渣地去除p型层(50)。因此，在对p型层(50)进行回蚀来形成p型深层(5)或p型保护环(21)及p型连接层(30)时，能够抑制p型层(50)的残渣残留在保护环部。

Silicon Carbide Semiconductor Device and Its Manufacturing Method

The adjacent P-type protection rings (21) are all spaced below each other in the P-type deep layer (5). As a result, the spacing of the p-type protective ring (21) increases, that is, the groove (21a) becomes sparse, which can inhibit the formation of a thicker protective ring when the p-type layer (50) is epitaxially grown. Therefore, if the p-type layer (50) of the unit is removed during erosion, the p-type layer (50) can be removed without residue in the protective ring. Therefore, when the p-type layer (50) is corroded to form the p-type deep layer (5) or the p-type protective ring (21) and the p-type connecting layer (30), the residue of the p-type layer (50) can be inhibited in the protective ring.

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置及其制造方法对相关申请的交叉引用本申请以在2016年7月5日提出申请的第2016－133675号日本专利申请为基础，并且该原专利申请的记载内容通过引用被包含于此。
本公开涉及具有深层及保护环层的碳化硅(下面称为SiC)半导体装置及其制造方法。
技术介绍
以往，作为可以得到较高的击穿电场强度的功率器件的素材，SiC正受到关注。作为SiC的功率器件，例如已提出了MOSFET或肖特基二极管等(例如参照专利文献1)。在SiC的功率器件中具有：单元部，形成有MOSFET或肖特基二极管等功率元件；以及保护环部，包围单元部的周围。在单元部和保护环部之间设有用于连接它们之间的连接部。并且，在包括保护环部的外周区域中，通过设为使半导体基板的表面凹陷的凹部，在基板的厚度方向上，形成为单元部及连接部呈岛状突出的台面部。现有技术文献专利文献专利文献1：日本特开2011－101036号公报
技术实现思路
专利技术概要在按照以上所述在单元部和保护环部之间设置连接部，并且在包括保护环部的外周区域中形成凹部，并设为使单元部及连接部呈岛状突出的台面部的情况下，确认到将有可能得不到作为功率器件所要求的耐压。本专利技术的目的是，提供一种具有能够确保耐压的半导体元件的SiC半导体装置及其制造方法。在本专利技术的一个方面的SiC半导体装置中，具有第1或者第2导电型的基板、以及形成于基板的表面侧且被设为比基板低的杂质浓度的第1导电型的漂移层，在这种结构中，除单元部以外，还形成有包括包围该单元部的外周的保护环部及位于保护环部和单元部之间的连接部的外周部。在单元部或者在单元部及连接部设有第2导电型层，该第2导电型层被配置于在漂移层形成为条状的多个线状的第1沟槽内，由第2导电型的外延膜构成。并且，在单元部具有与第2导电型层电连接的第1电极和形成于基板的背面侧的第2电极，在第1电极和第2电极之间设有流过电流的纵型的半导体元件。在保护环部或者在保护环部及连接部设有第2导电型环，该第2导电型环被配置在多个被设为框形状的线状的第2沟槽内，由第2导电型的外延膜构成，该第2沟槽从漂移层的表面形成并且包围单元部。并且，将第2导电型环中位于外周侧的至少一部分作为保护环部具有的保护环，相邻的保护环彼此的间隔越朝向单元部的外周越大，并且相邻的保护环彼此的间隔中最大的间隔被设为相邻的深层彼此的间隔以下。这样，相邻的保护环彼此的间隔全部达到第2导电型层彼此的间隔以下。因此，保护环的间隔增大、即沟槽变稀疏，由此能够抑制在保护环部形成较厚的第2导电型层。因此，如果在回蚀时将单元部的第2导电型层去除，则能够在保护环部不留残渣地去除第2导电型层。因此，在对第2导电型层进行回蚀时，能够抑制第2导电型层的残渣残留在保护环部。由此，能够实现具有可以确保耐压的半导体元件的SiC半导体装置。附图说明图1是示意地表示第1实施方式的SiC半导体装置的上表面布局的图。图2是沿图1中的II-II线的剖面图。图3A是表示第1实施方式的SiC半导体装置的制造工序的剖面图。图3B是表示承接图3A的SiC半导体装置的制造工序的剖面图。图3C是表示承接图3B的SiC半导体装置的制造工序的剖面图。图3D是表示承接图3C的SiC半导体装置的制造工序的剖面图。图3E是表示承接图3D的SiC半导体装置的制造工序的剖面图。图3F是表示承接图3E的SiC半导体装置的制造工序的剖面图。图3G是表示承接图3F的SiC半导体装置的制造工序的剖面图。图3H是表示承接图3G的SiC半导体装置的制造工序的剖面图。图4是本专利技术人们进行研究的SiC半导体装置的剖面图。图5A是本专利技术人们进行研究的SiC半导体装置的制造工序的剖面图。图5B是表示承接图5A的SiC半导体装置的制造工序的剖面图。图5C是表示承接图5B的SiC半导体装置的制造工序的剖面图。图5D是表示承接图5C的SiC半导体装置的制造工序的剖面图。图6A是表示作为参考例将连接层的宽度增大时的制造工序的状态的剖面图。图6B是表示承接图6A的SiC半导体装置的制造工序的剖面图。图6C是表示承接图6B的SiC半导体装置的制造工序的剖面图。图6D是表示承接图6C的SiC半导体装置的制造工序的剖面图。图7A是表示第2实施方式的SiC半导体装置的制造工序的剖面图。图7B是表示承接图7A的SiC半导体装置的制造工序的剖面图。图8是第3实施方式的SiC半导体装置的剖面图。图9是示意地表示第4实施方式的SiC半导体装置的上表面布局的图。图10是沿图9中的X-X线的剖面图。具体实施方式下面，根据附图说明本公开的实施方式。另外，在下面的各实施方式中，对相互彼此相同或者均等的部分标注相同的符号进行说明。(第1实施方式)对第1实施方式进行说明。在此，作为由半导体元件构成的功率元件，以形成有沟槽栅极构造的反转型的MOSFET的SiC半导体装置为例进行说明。图1所示的SiC半导体装置构成为具有形成有沟槽栅极构造的MOSFET的单元部、和包围该单元部的外周部。外周部构成为具有保护环部、和比保护环部靠内侧即在单元部和保护环部之间配置的连接部。另外，图1虽然不是剖面图，但为了容易阅读附图而部分地示出了阴影。如图2所示，SiC半导体装置是使用由SiC构成的n+型基板1形成的，在n+型基板1的主表面上依次外延生长由SiC构成的n-型漂移层2和p型基极区域3及n+型源极区域4。n+型基板1例如n型杂质浓度为1.0×1019/cm3，表面被设为(0001)Si面。n-型漂移层2例如n型杂质浓度为0.5～2.0×1016/cm3。并且，p型基极区域3是形成有沟道区域的部分，p型杂质浓度例如约为2.0×1017/cm3，厚度构成为300nm。n+型源极区域4被设为比n-型漂移层2高的杂质浓度，表层部中的n型杂质浓度例如为2.5×1018/cm3～1.0×1019/cm3，厚度构成为约0.5μm。在单元部中，在n+型基板1的表面侧残留有p型基极区域3及n+型源极区域4，在保护环部中形成有凹部20，凹部20贯通这些n+型源极区域4及p型基极区域3而到达n-型漂移层2。通过设为这种构造来构成台面构造。并且，在单元部中形成有p型深层5，p型深层5贯通n+型源极区域4或p型基极区域3而到达n-型漂移层2。p型深层5的p型杂质浓度比p型基极区域3提高。具体地，p型深层5至少在n-型漂移层2以相等间隔配置了多条，按照图1所示设于相互无交点地分开配置的条状的沟槽5a内，由基于外延生长的p型的外延膜构成。另外，该沟槽5a相当于深沟槽，例如宽度为1μm以下、纵横尺寸比为2以上的深度。另外，关于图1所示的p型深层5或后述的沟槽栅极构造及连接层30等，实际上设置了图示的数量以上的条数，但为了简化而减少记述了条数来记载。例如，各p型深层5构成为p型杂质浓度例如为1.0×1017/cm3～1.0×1019/cm3，宽度0.7μm、深度约2.0μm。p型深层5按照图1所示从单元部的一端一直形成到另一端。并且，将与后述的沟槽栅极构造相同的方向延设为长度方向，并与比沟槽栅极构造的两端更靠单元部的外侧地延伸设置的后述的p型连接层30连接。关于p型深层5的延设方向是任意的，但在沿<11-20>方向延设、沟槽5a中构成长边的对置的两个壁面本文档来自技高网...

【技术保护点】
1.一种碳化硅半导体装置，其是具有单元部和外周部的半导体装置，该外周部包括包围所述单元部的外周的保护环部、以及位于该保护环部和所述单元部之间的连接部，所述碳化硅半导体装置具有第1或者第2导电型的基板(1、101)、以及第1导电型的漂移层(2、102)，该漂移层形成于所述基板的表面侧，被设为杂质浓度比所述基板的杂质浓度低，在所述单元部或者在所述单元部及所述连接部设有第2导电型层(5、31、103)，该第2导电型层被配置于在所述漂移层形成为条状的多个线状的第1沟槽内(5a、30a、103a)，由第2导电型的外延膜构成，在所述单元部具有与所述第2导电型层电连接的第1电极(9、106)和形成于所述基板的背面侧的第2电极(11、107)，在所述第1电极和所述第2电极之间设有流过电流的纵型的半导体元件，在所述保护环部或者在所述保护环部及所述连接部设有第2导电型环(21、104、105)，该第2导电型环被配置在线状的第2沟槽(21a、104a、105a)内，由第2导电型的外延膜构成，该第2沟槽从所述漂移层的表面形成，并且形成为包围所述单元部的多个框形状，将所述第2导电型环中位于外周侧的至少一部分作为所述保护环部具有的保护环(21、104)，相邻的所述保护环彼此的间隔越朝向所述单元部的外周越大，并且相邻的所述保护环彼此的间隔中最大的间隔被设为相邻的所述深层彼此的间隔以下。...

【技术特征摘要】
【国外来华专利技术】2016.07.05 JP 2016-1336751.一种碳化硅半导体装置，其是具有单元部和外周部的半导体装置，该外周部包括包围所述单元部的外周的保护环部、以及位于该保护环部和所述单元部之间的连接部，所述碳化硅半导体装置具有第1或者第2导电型的基板(1、101)、以及第1导电型的漂移层(2、102)，该漂移层形成于所述基板的表面侧，被设为杂质浓度比所述基板的杂质浓度低，在所述单元部或者在所述单元部及所述连接部设有第2导电型层(5、31、103)，该第2导电型层被配置于在所述漂移层形成为条状的多个线状的第1沟槽内(5a、30a、103a)，由第2导电型的外延膜构成，在所述单元部具有与所述第2导电型层电连接的第1电极(9、106)和形成于所述基板的背面侧的第2电极(11、107)，在所述第1电极和所述第2电极之间设有流过电流的纵型的半导体元件，在所述保护环部或者在所述保护环部及所述连接部设有第2导电型环(21、104、105)，该第2导电型环被配置在线状的第2沟槽(21a、104a、105a)内，由第2导电型的外延膜构成，该第2沟槽从所述漂移层的表面形成，并且形成为包围所述单元部的多个框形状，将所述第2导电型环中位于外周侧的至少一部分作为所述保护环部具有的保护环(21、104)，相邻的所述保护环彼此的间隔越朝向所述单元部的外周越大，并且相邻的所述保护环彼此的间隔中最大的间隔被设为相邻的所述深层彼此的间隔以下。2.根据权利要求1所述的碳化硅半导体装置，所述保护环中最外周侧的保护环与其紧内侧的一个保护环的间隔，被设为相邻的所述深层彼此的间隔。3.根据权利要求1所述的碳化硅半导体装置，所述保护环中最外周侧的保护环与其紧内侧的一个保护环的间隔，小于相邻的所述深层彼此的间隔。4.根据权利要求1～3中任意一项所述的碳化硅半导体装置，在所述单元部形成有纵型的半导体元件，该半导体元件具有：第2导电型的基极区域(3)，形成于所述漂移层(2)之上；第1导电型的源极区域(4)，形成于所述基极区域之上，被设为杂质浓度比所述漂移层的杂质浓度高；沟槽栅极构造，形成于栅极沟槽(6)内，具有在该栅极沟槽的内壁面形成的栅极绝缘膜(7)和在所述栅极绝缘膜上形成的栅极电极(8)，所述栅极沟槽从所述源极区域的表面一直形成到比所述基极区域深的位置；深层(5)，一直形成到所述漂移层中比所述栅极沟槽深的位置，构成被配置在作为所述第1沟槽的至少一部分而含有的深沟槽(5a)内的、所述第2导电型层的至少一部分；源极电极(9)，构成与所述源极区域及所述基极区域电连接的所述第1电极；漏极电极(11)，构成在所述基板的背面侧形成的所述第2电极。5.根据权利要求1～3中任意一项所述的碳化硅半导体装置，所述基板(101)是第1导电型，在所述单元部形成有纵型的肖特基二极管，该肖特基二极管具有：深层(103)，构成被配置在作为所述第1沟槽的至少一部分而含有的深层沟槽(103a)内的、所述第2导电型层的至少一部分；肖特基电极(106)，构成与所述漂移层(102)及所述深层(103)接触的所述第1电极；欧姆电极(107)，构成在所述基板的背面侧形成的所述第2电极。6.一种碳化硅半导体装置的制造方法，所述半导体装置具有单元部和包围该单元部的外周的外周部，所述碳化硅半导体装置的制造方法包括：准备第1或者第2导电型的基板(1)，在所述基板的表面侧形成被设为杂质浓度比所述基板的杂质浓度低的第1导电型的漂移层(2)，在所述漂移层上形成第2导电型的基极区域(3)，在所述基极区域上形成被设为杂质浓度比所述漂移层的杂质浓度高的第1导电型的源极区域(4)，通过从所述源极区域的表面进行各向异性蚀刻来形成沟槽，该沟槽包括：单元部的深层沟槽(5a)；保护环部的保护环沟槽(21a)，该保护环部包围所述单元部的外周；以及连接部的连接沟槽(30a)，该连接部位于所述单元部和所述保护环部之间，通过使第2导电型层(5)外延生长，埋置所述深层沟槽、所述保护环沟槽及所述连接沟槽，对所述第2导电型层中形成于所述源极区域之上的部分进行回蚀而将其去除，形成所述深层沟槽内的深层(5)、所述保护环沟槽的保护环(21)及所述连接沟槽内的连接层(30)，在所述单...

【专利技术属性】
技术研发人员：竹内有一，铃木克己，渡边行彦，
申请(专利权)人：株式会社电装，丰田自动车株式会社，
类型：发明
国别省市：日本,JP