具有低比导通电阻的横向高压器件制造技术

本发明专利技术提供一种具有低比导通电阻的横向高压器件，包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质源区、第一型掺杂杂质阱区、第一型掺杂杂质漏区、介质层、多晶硅栅、源极金属和漏极金属；在所述第二型掺杂杂质阱区到第一型掺杂杂质阱区之间区域的正上方及左右两侧的介质层中还设置有n个电极，n≥2，n个电极中任意两电极在第二型掺杂杂质阱区到第一型掺杂杂质阱区的方向上的投影之间有间隔，且每个电极偏置在固定不同的电位，本发明专利技术提供的横向高压器件可在提高器件耐压的同时降低器件的导通电阻，有效缓解了横向高压器件导通电阻与耐压之间的矛盾。

Transverse High Voltage Devices with Low Specific on-resistance

The invention provides a transverse high voltage device with low specific on-resistance, including a second type doped impurity semiconductor substrate, a first type doped impurity drift zone, a second type doped impurity well zone, a second type doped impurity contact zone, a first type doped impurity source zone, a first type doped impurity well zone, a first type doped impurity drain zone, a dielectric layer, a polycrystalline silicon gate, source metal and drain poles. Metal; n electrodes, n (> 2) and any two electrodes in n electrodes are spaced between the projection direction of the second type doped impurity trap area to the first type doped impurity trap area, and each electrode is biased at a fixed different potential in the medium layer directly above and left and right sides of the area between the second type doped impurity trap area and the first type doped impurity trap area. The transverse high voltage device can improve the voltage withstand of the device and reduce the on-resistance of the device, effectively alleviating the contradiction between the on-resistance and the voltage withstand of the transverse high voltage device.

【技术实现步骤摘要】
具有低比导通电阻的横向高压器件
本专利技术属于半导体功率器件领域，具体涉及一种具有低比导通电阻的横向高压器件。
技术介绍
横向高压器件是高压功率集成电路发展中必不可少的部分，它具有高耐压、高输入阻抗、良好的安全工作区、低功耗等优势，已广泛应用于电机驱动、汽车电子、工业控制的功率开关器件中。横向高压器件工作在高耐压环境时，需要采用长的漂移区，因此横向高压器件会伴随高的导通电阻，导致器件在正常工作时的功率消耗变高。在实际应用中，需要在保证横向高压器件耐压的同时尽量减小器件的导通电阻，以减小器件工作时的能量消耗。然而，导通电阻与器件耐压之间存在矛盾关系，这就限制了该类器件在高压大电流领域的应用，尤其是在要求低导通损耗和小芯片面积的电路中。
技术实现思路
本专利技术针对传统横向高压功率器件为获得高耐压而采用低掺杂浓度的漂移区导致器件导通电阻增大的问题，提出了一种具有低比导通电阻的横向高压器件。该器件在环绕漂移区介质层中设置多个电极，且每个电极偏置在不同的固定电压，可在提高器件耐压的同时降低器件的导通电阻，有效缓解了横向高压器件导通电阻与耐压之间的矛盾。为实现上述专利技术目的，本专利技术技术方案如本文档来自技高网...

【技术保护点】
1.一种具有低比导通电阻的横向高压器件，其特征在于：包括第二型掺杂杂质半导体衬底(1)；形成于所述第二型掺杂杂质半导体衬底(1)之上的第一型掺杂杂质漂移区(3)和第二型掺杂杂质阱区(4)；形成于所述第二型掺杂杂质阱区(4)之中的第二型掺杂杂质接触区(5)和第一型掺杂杂质源区(6)；形成于所述第一型掺杂杂质漂移区(3)之中的第一型掺杂杂质阱区(7)；形成于第一型掺杂杂质阱区(7)之中的第一型掺杂杂质漏区(8)；形成于所述第一型掺杂杂质漂移区(3)和第二型掺杂杂质阱区(4)上方及左右两侧的第一介质层(9)；形成于所述第一型掺杂杂质漂移区(3)和第二型掺杂杂质阱区(4)两侧的第二介质层(15)；所述...

【技术特征摘要】
1.一种具有低比导通电阻的横向高压器件，其特征在于：包括第二型掺杂杂质半导体衬底(1)；形成于所述第二型掺杂杂质半导体衬底(1)之上的第一型掺杂杂质漂移区(3)和第二型掺杂杂质阱区(4)；形成于所述第二型掺杂杂质阱区(4)之中的第二型掺杂杂质接触区(5)和第一型掺杂杂质源区(6)；形成于所述第一型掺杂杂质漂移区(3)之中的第一型掺杂杂质阱区(7)；形成于第一型掺杂杂质阱区(7)之中的第一型掺杂杂质漏区(8)；形成于所述第一型掺杂杂质漂移区(3)和第二型掺杂杂质阱区(4)上方及左右两侧的第一介质层(9)；形成于所述第一型掺杂杂质漂移区(3)和第二型掺杂杂质阱区(4)两侧的第二介质层(15)；所述第一介质层(9)中设置有多晶硅栅(10)、源极金属(12)和漏极金属(13)；在所述第二型掺杂杂质阱区(4)到第一型掺杂杂质阱区(7)之间环绕第一型掺杂杂质漂移区(3)的第一介质层(9)中还设置有n个电极(11)，n≥2；所述n个电极中任意两电极在从第二型掺杂杂质阱区(4)到第一型掺杂杂质阱区(7)的方向上的投影之间有间隔，第i个电极的下表面与第一型掺杂杂质漂移区(3)上表面之间的距离Hi大于Vi/Ei.max9，第i个电极的内表面与第一型掺杂杂质漂移区(3)外表面之间的距离Wi大于Vi/Ei.max15，其中，Vi为第i个电极上的电压，Ei.max9为第一介质层9临界击穿电场，Ei.max15为第二介质层(15)临界击穿电场，i＝1、2、3…n；各电极(11)上的电压均接入固定偏置，每个电极电压不同，且各电极上的电压均小于所述横向高压器件的击穿电压。2.根据权利要求1所述的具有低比导通电阻的横向高压器件，其特征在于：所述n个电极(11)中的任意相邻两个电极中，靠近第一型掺杂杂质阱区(7)一端的电极的内表面与第一型掺杂杂质漂移区(3)外表面之间的距离Wi+1，不低...

【专利技术属性】
技术研发人员：周锌，赵凯，马阔，王睿迪，乔明，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51