半导体功率器件及其制备方法技术

本发明专利技术提供了半导体功率器件及其制备方法，该器件包括：衬底；位于衬底中，且靠近衬底的上表面设置的阱区；位于阱区中，且靠近衬底的上表面设置的源区；位于衬底的上表面的栅极氧化层；位于栅极氧化层的上表面的栅极；位于栅极的上表面的栅极保护层；位于栅极保护层的上表面的接触电极；位于源区、栅极氧化层、栅极、栅极保护层和接触电极之间的侧墙，该侧墙包括位于栅极氧化层上表面且覆盖栅极和栅极保护层侧壁的第一侧墙；位于源区上表面，且覆盖栅极氧化层、第一侧墙和接触电极侧壁、并与源区和接触电极电连接的第二侧墙，其中，第一侧墙由绝缘材料形成，第二侧墙由导电材料形成。该器件可实现较小元胞尺寸，较高稳定性，并且大大降低了源区接触电阻和导通时源区的长度。

Semiconductor power devices and their preparation methods

The invention provides a semiconductor power device and a preparation method thereof. The device includes: a substrate; a well area located in the substrate and near the upper surface of the substrate; a source area located in the well area and near the upper surface of the substrate; a gate oxide layer located on the upper surface of the substrate; a gate protection layer located on the upper surface of the gate oxide layer; and a gate protection layer located on the upper surface of the gate. Contact electrodes on the upper surface of the gate protection layer; side walls between the source area, the gate oxide layer, the gate, the gate protection layer and the contact electrode, comprising the first side wall located on the upper surface of the gate oxide layer and covering the side walls of the gate and the gate protection layer; and on the upper surface of the source area, covering the gate oxide layer, the first side wall and the contact electrode side wall, and connecting with the source area and the contact electrode side wall. The second side wall electrically connected with the contact electrode is composed of an insulating material and a conductive material. The device has smaller cell size and higher stability, and greatly reduces the contact resistance of the source region and the length of the source region when conducting.

【技术实现步骤摘要】
半导体功率器件及其制备方法
本专利技术涉及半导体
，具体的，涉及半导体功率器件及其制备方法。
技术介绍
现有制备半导体功率器件(结构示意图参照图1)的过程中的spacer(侧墙)刻蚀过程不能通过量测来控制，刻蚀过刻量受机台状态影响很大，从而导致其接触孔的深宽比稳定性较差。另外，spacer刻蚀不稳定性影响栅极与源区之间的介质层厚度，从而导致栅极和源极电容(GS电容)一致性较差。再有，为了防止spacer过刻导致栅极跟源区短路，栅极上面的栅极保护层厚度必须较厚，因而导致GS电容很难做大。此外，通过挖SiTrench(硅孔)的方式形成接触，接触电极与源区接触面积小、接触面缺陷较多致使接触孔的接触电阻较大。最后，导通时过源区的电流必须从长细条的源区这头流到那一头，因此导致在大电流下源区接触电阻偏大。因而，现有半导体功率器件相关技术仍有待改进。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的一个目的在于提出一种不需要刻蚀SiTrench，可以较大地缩小pitch(元胞)大小，从而节约成本和增加电流密度、源区具有更好的接触以降低源区接触问题带来的风险、栅极与源区之间的电容Cgs(栅极和源极电容)可控、或者稳定性较高的半导体功率器件。在本专利技术的一个方面，本专利技术提供了一种半导体功率器件。根据本专利技术的实施例，该半导体功率器件包括：衬底；阱区，所述阱区位于所述衬底中，且靠近所述衬底的上表面设置；源区，所述源区位于所述阱区中，且靠近所述衬底的上表面设置；栅极氧化层，所述栅极氧化层位于所述衬底的上表面，且覆盖所述阱区和所述源区上表面的一部分；栅极，所述栅极位于所述栅极氧化层的上表面；栅极保护层，所述栅极保护层位于所述栅极的上表面；接触电极，所述接触电极位于所述栅极保护层的上表面，且贯穿所述栅极保护层、所述栅极和所述栅极氧化层，并与所述源区和所述阱区电连接；侧墙，所述侧墙位于源区、所述栅极氧化层、所述栅极、所述栅极保护层和所述接触电极之间；其中，所述侧墙包括：第一侧墙，所述第一侧墙位于所述栅极氧化层上表面，且覆盖所述栅极和所述栅极保护层靠近所述接触电极的侧壁；第二侧墙，所述第二侧墙位于所述源区上表面，且覆盖所述栅极氧化层和所述第一侧墙靠近所述接触电极的侧壁，并与源区和接触电极电连接，其中，所述第一侧墙由绝缘材料形成，所述第二侧墙由导电材料形成。专利技术人发现，选择第一侧墙由绝缘材料形成，可以较好的绝缘栅极和栅极保护层，第二侧墙由导电材料形成，可以作为源区的部分引线与源区电连接，使得源区可以通过第二侧墙在纵向与接触电极形成接触，不需要刻蚀SiTrench形成接触，源区的接触孔深宽比较小，可以较大的缩小元胞大小，提高器件集成度，同时源区接触面积较大，能形成良好的欧姆接触，大大降低了源极接触电阻和导通时源区的长度，提高了器件的电流密度。在本专利技术的另一方面，本专利技术提供了一种制备前面所述的半导体功率器件的方法。根据本专利技术的实施例，该方法包括：在衬底上表面依次形成栅极氧化层、栅极和栅极保护层；对所述栅极和栅极保护层进行刻蚀，形成自对准孔；通过所述自对准孔对所述衬底依次进行离子注入和高温退火，形成位于衬底内的阱区；在所述自对准孔的周壁上形成第一侧墙，并对未被第一侧墙覆盖的所述栅极氧化层进行刻蚀；在所述第一侧墙和所述栅极氧化层的周壁上形成第二侧墙；形成源区，所述源区位于所述阱区中，且靠近所述衬底的上表面设置，并与所述第二侧墙电连接；形成接触电极，所述接触电极位于所述栅极保护层的上表面，且贯穿所述栅极保护层、所述栅极和所述栅极氧化层，并与所述源区和所述阱区电连接，其中，所述第一侧墙由绝缘材料形成，所述第二侧墙由导电材料形成。专利技术人发现，通过该方法可以快速有效的制备前面所述的半导体功率器件，且操作步骤简单，易于实现工业化生产，特别是在制备的过程中增加了工艺稳定性，减小了工艺波动对器件参数的影响，且在刻蚀过程中可以达到节约成本和增加电流密度的目的，且源区具有更好的接触，降低了源区接触问题带来的风险，另外，获得的半导体功率器件可以达到缩小元胞尺寸，提高器件性能稳定的目的，并且大大降低了源区接触电阻和导通时源区的长度。附图说明图1显示了现有半导体功率器件的结构示意图。图2显示了本专利技术一个实施例的半导体功率器件的结构示意图。图3显示了本专利技术另一个实施例的半导体功率器件的结构示意图。图4a至图4j显示了本专利技术一个实施例的制备半导体功率器件的流程示意图。图5显示了本专利技术另一个实施例的制备半导体功率器件的流程示意图。附图标记：201、301：衬底202、302：栅极氧化层203、303：栅极204、304：栅极保护层205、305：阱区306：第一侧墙307：第二侧墙206、308：源区207、309：重掺杂区209、310：接触电极311：自对准孔208：侧墙具体实施方式下面详细描述本专利技术的实施例。下面描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。在本专利技术的一个方面，本专利技术提供了一种半导体功率器件。根据本专利技术的实施例，参照图2，该半导体功率器件包括：衬底301；阱区305，所述阱区305位于所述衬底301中，且靠近所述衬底301的上表面设置；源区308，所述源区308位于所述阱区305中，且靠近所述衬底301的上表面设置；栅极氧化层302，所述栅极氧化层302位于所述衬底301的上表面，且覆盖所述阱区305和所述源区308上表面的一部分；栅极303，所述栅极303位于所述栅极氧化层302的上表面；栅极保护层304，所述栅极保护层304位于所述栅极303的上表面；接触电极310，所述接触电极310位于所述栅极保护层304的上表面，且贯穿所述栅极保护层304、所述栅极303和所述栅极氧化层302，并与所述源区308和所述阱区305电连接；侧墙，所述侧墙位于所述源区、所述栅极氧化层、所述栅极、所述栅极保护层和所述接触电极之间；其中，所述侧墙包括：第一侧墙306，所述第一侧墙306位于所述栅极氧化层302上表面，且覆盖所述栅极303和所述栅极保护层304靠近所述接触电极310的侧壁；第二侧墙307，所述第二侧墙307位于所述源区308上表面，且覆盖所述栅极氧化层202和所述第一侧墙306靠近所述接触电极310的侧壁，并与所述源区308和所述接触电极310电连接；其中，所述第一侧墙306由绝缘材料形成，所述第二侧墙307由导电材料形成。专利技术人发现，选择第一侧墙由绝缘材料形成，可以较好的绝缘栅极和栅极保护层，第二侧墙由导电材料形成，可以作为源区的部分引线与源区电连接，使得源区可以通过第二侧墙在纵向与接触电极形成接触，不需要刻蚀SiTrench形成接触，源区的接触孔深宽比较小，可以较大的缩小元胞大小，提高器件集成度，同时源区接触面积较大，能形成良好的欧姆接触，大大降低了源极接触电阻和导通时源区的长度，提高了器件的电流密度。根据本专利技术的实施例，可以采用的衬底的具体种类没有特别限制，本领域技术人员可以根据需要灵活选择，例如包括但不限于硅衬底等。在本专利技术本文档来自技高网...

【技术保护点】
1.一种半导体功率器件，其特征在于，包括：衬底；阱区，所述阱区位于所述衬底中，且靠近所述衬底的上表面设置；源区，所述源区位于所述阱区中，且靠近所述衬底的上表面设置；栅极氧化层，所述栅极氧化层位于所述衬底的上表面，且覆盖所述阱区和所述源区上表面的一部分；栅极，所述栅极位于所述栅极氧化层的上表面；栅极保护层，所述栅极保护层位于所述栅极的上表面；接触电极，所述接触电极位于所述栅极保护层的上表面，且贯穿所述栅极保护层、所述栅极和所述栅极氧化层，并与所述源区和所述阱区电连接；侧墙，所述侧墙位于所述源区、所述栅极氧化层、所述栅极、所述栅极保护层和所述接触电极之间；其中，所述侧墙包括：第一侧墙，所述第一侧墙位于所述栅极氧化层上表面，且覆盖所述栅极和所述栅极保护层靠近所述接触电极的侧壁；第二侧墙，所述第二侧墙位于所述源区上表面，且覆盖所述栅极氧化层和所述第一侧墙靠近所述接触电极的侧壁，并与源区和接触电极电连接；其中，所述第一侧墙由绝缘材料形成，所述第二侧墙由导电材料形成。

【技术特征摘要】
1.一种半导体功率器件，其特征在于，包括：衬底；阱区，所述阱区位于所述衬底中，且靠近所述衬底的上表面设置；源区，所述源区位于所述阱区中，且靠近所述衬底的上表面设置；栅极氧化层，所述栅极氧化层位于所述衬底的上表面，且覆盖所述阱区和所述源区上表面的一部分；栅极，所述栅极位于所述栅极氧化层的上表面；栅极保护层，所述栅极保护层位于所述栅极的上表面；接触电极，所述接触电极位于所述栅极保护层的上表面，且贯穿所述栅极保护层、所述栅极和所述栅极氧化层，并与所述源区和所述阱区电连接；侧墙，所述侧墙位于所述源区、所述栅极氧化层、所述栅极、所述栅极保护层和所述接触电极之间；其中，所述侧墙包括：第一侧墙，所述第一侧墙位于所述栅极氧化层上表面，且覆盖所述栅极和所述栅极保护层靠近所述接触电极的侧壁；第二侧墙，所述第二侧墙位于所述源区上表面，且覆盖所述栅极氧化层和所述第一侧墙靠近所述接触电极的侧壁，并与源区和接触电极电连接；其中，所述第一侧墙由绝缘材料形成，所述第二侧墙由导电材料形成。2.根据权利要求1所述的半导体功率器件，其特征在于，所述第二侧墙与所述栅极保护层的刻蚀选择比不低于8：1。3.根据权利要求1所述的半导体功率器件，其特征在于，形成所述第一侧墙的材料包括氮化硅，形成所述第二侧墙的材料包括多晶硅。4.根据权利要求1所述的半导体功率器件，其特征在于，所述第一侧墙的厚度为0.1～0.3微米，所述第二侧墙的厚度为0.4～0.6微米。5.根据权利要求1所述的半导体功率器件，其特征在于，进一步包括重掺杂区，所述重掺杂区位于所述阱区内、靠近所述衬底的上表面设置且延伸至所述源区的下方。6.根据权利要求1所述的半导体功率器件，其...

【专利技术属性】
技术研发人员：朱辉，肖秀光，吴海平，
申请(专利权)人：比亚迪股份有限公司，
类型：发明
国别省市：广东,44