半导体器件的堆叠多晶硅栅结构的制造方法技术

本发明专利技术涉及一种半导体器件的堆叠多晶硅栅结构的制造方法，包括：在晶圆表面形成沟槽；通过淀积向沟槽内填充氧化硅；将氧化硅回刻掉一部分；在沟槽顶部的拐角处形成拐角结构；淀积含氮化合物；干法刻蚀含氮化合物，拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；以含氮化合物侧壁残留为掩膜，将氧化硅刻蚀掉一部分；依次重复执行以上三个步骤，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度；去除沟槽内的含氮化合物；向沟槽内填入多晶硅；在多晶硅上形成隔离氧化硅；反复执行以上两步骤，形成多层多晶硅和隔离氧化硅。本发明专利技术采用淀积+分步刻蚀的方式形成沟槽内的氧化硅，减少了氧化时间，提高了生产效率。

Fabrication of stacked polysilicon gate structures for semiconductor devices

The invention relates to a manufacturing method of stacked polysilicon gate structure for semiconductor devices, which includes: forming grooves on the surface of wafers; filling silicon oxide into grooves by deposition; etching part of silicon oxide back; forming corner structures at the corner of the top of grooves; depositing nitrogen compounds; dry etching nitrogen compounds, forming nitrogen-containing compounds on the surface of corner structures extending into grooves. Compound sidewall residues; SiO 2 is etched off part of the silicon oxide by using nitrogen compound sidewall residues as mask; the above three steps are repeated in turn until the silicon oxide in the groove is etched to the required bottom SiO thickness; nitrogen compounds in the groove are removed; polycrystalline silicon is filled into the groove; isolated silicon oxide is formed on the polycrystalline silicon; and the above two steps are repeated to form the silicon oxide. Multilayer polycrystalline silicon and isolated silicon oxide. The silicon oxide in the groove is formed by deposition and step etching, which reduces the oxidation time and improves the production efficiency.

【技术实现步骤摘要】
半导体器件的堆叠多晶硅栅结构的制造方法
本专利技术涉及半导体制造领域，特别是涉及一种半导体器件的堆叠多晶硅栅结构的制造方法。
技术介绍
如今的开关电源工作频率已提升至1MHz以上的高频。降低开关器件栅-漏之间的反馈电容(以下简称CGD)是一个主要的研究方向。目前对于耐高压的金属氧化物半导体场效应管(HVMOSFET)，可以通过功率沟槽MOS器件实现600伏特以上的耐压(击穿电压)。其中一种实现方式是采用堆叠多晶硅栅(Stacked-POLY)的结构：在深槽内形成多层的多晶硅，各层之间以一定厚度的氧化硅进行隔离，顶层的多晶硅接栅极电压Vg，因此可以在深槽内形成耦合电容，有助于在深槽的深度方向的形成多个峰值接近的电场。一种形成上述堆叠多晶硅栅结构的工艺中，底部氧化层厚度是用较高温度、较长时间的氧化过程生长而成的，若在此基础上需要形成更厚的氧化层，则需要更长时间氧化，由此增加了工艺时间，降低了生产效率。
技术实现思路
基于此，有必要提供一种生产效率较高的半导体器件的堆叠多晶硅栅结构的制造方法。一种半导体器件的堆叠多晶硅栅结构的制造方法，包括：步骤A，在晶圆表面形成沟槽；步骤B，通过淀积向所述沟槽内填充氧化硅；步骤C，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；步骤D，通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构，所述氧化硅拐角结构为从拐角处往下、位于沟槽内部的氧化硅逐渐变厚的结构；步骤E，在晶圆表面淀积含氮化合物，覆盖所述沟槽内的氧化硅表面及所述氧化硅拐角结构表面；步骤F，干法刻蚀所述含氮化合物，将沟槽内的氧化硅表面的含氮化合物去除，所述氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；步骤G，以所述含氮化合物侧壁残留为掩膜，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；依次重复执行步骤E至步骤G，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度，每执行一次步骤F所述含氮化合物侧壁残留就进一步向沟槽内延伸，所述沟槽内的氧化硅包括底部氧化硅和侧壁氧化硅，所述侧壁氧化硅的厚度从沟槽顶部至沟槽底部逐渐增厚；步骤H，去除所述沟槽内的含氮化合物；步骤I，向所述沟槽内填入多晶硅；步骤J，在填入的多晶硅上形成隔离氧化硅；依次重复执行步骤I和J，分别形成间隔的第1、第2、…、第n-1层多晶硅和第1、第2、…、第n-1层隔离氧化硅，并在第n-1层隔离氧化硅上形成第n层多晶硅，所述第n层多晶硅连接所述半导体器件的栅极电位，2≤n≤10。在一个实施例中，所述步骤B之前还包括对所述沟槽进行侧壁氧化的步骤。在一个实施例中，所述步骤B是采用高密度等离子化学气相淀积工艺填充氧化硅。在一个实施例中，所述步骤I执行的次数与所述步骤G执行的次数相等，所述步骤I形成的各层多晶硅的位置与步骤G每次刻蚀掉的氧化硅位置一一对应。在一个实施例中，所述步骤E是采用化学气相淀积工艺淀积含氮化合物。在一个实施例中，所述步骤A是以氮化硅为掩膜刻蚀形成沟槽。在一个实施例中，所述步骤H是通过浓磷酸湿法去除含氮化合物。在一个实施例中，所述步骤J是生长高温氧化膜。在一个实施例中，所述通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构的步骤中，氧化温度为800～950摄氏度。在一个实施例中，所述含氮化合物是氮化硅。在一个实施例中，每次执行步骤I填充的多晶硅均溢出所述沟槽，每次执行步骤I之后还包括通过化学机械研磨对溢出的多晶硅进行抛光、并回刻多晶硅的步骤。上述半导体器件的堆叠多晶硅栅结构的制造方法，采用淀积+刻蚀的方式形成沟槽内的氧化硅，相对于传统采用热氧化的方式，减少了氧化时间，减少了热过程的时间，提高了生产效率。附图说明图1是一实施例中半导体器件的堆叠多晶硅栅结构的制造方法的流程图；图2至图7是一实施例中采用半导体器件的堆叠多晶硅栅结构的制造方法制造的器件在制造过程中的剖视图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。图1是一实施例中半导体器件的堆叠多晶硅栅结构的制造方法的流程图，包括下列步骤：S110，在晶圆表面形成沟槽。可以采用本领域习知的工艺在晶圆(本实施例中为硅片)表面刻蚀出适用于沟槽栅极的深槽，具体深度可以根据器件的设计参数参照现有技术进行选择。在本实施例中，刻蚀沟槽可以采用氮化硅作为硬掩膜进行刻蚀，也就是说在刻蚀沟槽之前先图形化晶圆表面的氮化硅膜层，在露出的氮化硅层窗口处刻蚀出沟槽，刻蚀完成后沟槽顶部的周围形成有氮化硅层。在本实施例中，沟槽的刻蚀是采用反应离子刻蚀(RIE)工艺进行，在其他实施例中也可以采用其他本领域习知的沟槽刻蚀工艺进行刻蚀。在一个实施例中，通过外延工艺在高掺杂浓度的衬底上外延出低掺杂浓度的外延层，刻蚀得到的沟槽是形成于外延层中。S120，通过淀积向沟槽内填充氧化硅。通过淀积工艺形成氧化硅(SiOx)层的速度远大于传统的通过热氧化生长氧化硅层的速度。在本实施例中，步骤S120是采用高密度等离子化学气相淀积(HDPCVD)工艺进行氧化硅的淀积，可以获得较好的形貌。在其他实施例中也可以根据实际需求采用其他本领域习知的淀积工艺淀积氧化硅层。淀积完后可以通过化学机械研磨(CMP)将多余的氧化硅层去除，即将露出于沟槽外面的氧化硅层去除。对于步骤S110采用氮化硅作为硬掩膜刻蚀出沟槽的实施例，CMP是将氧化硅层研磨至该氮化硅层。S130，通过刻蚀去除掉沟槽内的氧化硅表面的一部分。可以采用干法刻蚀，利用其各向异性获得合适的形貌。在其中一个实施例中，步骤S130选用高密度等离子刻蚀的工艺进行刻蚀。S140，通过氧化在沟槽顶部的拐角处形成氧化硅拐角结构。为了后续步骤中得到的含氮化合物侧壁残留能形成本方案所需的形貌，在刻蚀后通过氧化形成特殊的拐角形貌，即在沟槽内的氧化硅表面形成类似于半球形的凹面。从拐角处往下、位于沟槽内部的氧化硅逐渐变厚，从而形成圆滑的拐角，如图2所示。图2中在硅片的表面形成有沟槽，沟槽内填充有氧化硅202，沟槽顶部的周围形成有氮化硅层302。在本实施例中通过800～950摄氏度的低温氧化来得到该氧化硅拐角结构。采用低温氧化是因为专利技术人发现若采用较高的温度(例如1000摄氏度的牺牲氧化)，则晶圆的高浓度衬底中的掺杂离子容易反扩至低浓度的外延层102中，对器件性能产生负面影响。S150，在晶圆表面淀积氮化硅，覆盖沟槽内的氧化硅表面及氧化硅拐角结构表面。在本实施例中是通过化学气相淀积形成一层薄的含氮化合物，后续作为刻蚀的硬掩本文档来自技高网...

【技术保护点】
1.一种半导体器件的堆叠多晶硅栅结构的制造方法，包括：步骤A，在晶圆表面形成沟槽；步骤B，通过淀积向所述沟槽内填充氧化硅；步骤C，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；步骤D，通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构，所述氧化硅拐角结构为从拐角处往下、位于沟槽内部的氧化硅逐渐变厚的结构；步骤E，在晶圆表面淀积含氮化合物，覆盖所述沟槽内的氧化硅表面及所述氧化硅拐角结构表面；步骤F，干法刻蚀所述含氮化合物，将沟槽内的氧化硅表面的含氮化合物去除，所述氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；步骤G，以所述含氮化合物侧壁残留为掩膜，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；依次重复执行步骤E至步骤G，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度，每执行一次步骤F所述含氮化合物侧壁残留就进一步向沟槽内延伸，所述沟槽内的氧化硅包括底部氧化硅和侧壁氧化硅，所述侧壁氧化硅的厚度从沟槽顶部至沟槽底部逐渐增厚；步骤H，去除所述沟槽内的含氮化合物；步骤I，向所述沟槽内填入多晶硅；步骤J，在填入的多晶硅上形成隔离氧化硅；依次重复执行步骤I和J，分别形成间隔的第1、第2、…、第n‑1层多晶硅和第1、第2、…、第n‑1层隔离氧化硅，并在第n‑1层隔离氧化硅上形成第n层多晶硅，所述第n层多晶硅连接所述半导体器件的栅极电位，2≤n≤10。...

【技术特征摘要】
1.一种半导体器件的堆叠多晶硅栅结构的制造方法，包括：步骤A，在晶圆表面形成沟槽；步骤B，通过淀积向所述沟槽内填充氧化硅；步骤C，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；步骤D，通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构，所述氧化硅拐角结构为从拐角处往下、位于沟槽内部的氧化硅逐渐变厚的结构；步骤E，在晶圆表面淀积含氮化合物，覆盖所述沟槽内的氧化硅表面及所述氧化硅拐角结构表面；步骤F，干法刻蚀所述含氮化合物，将沟槽内的氧化硅表面的含氮化合物去除，所述氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；步骤G，以所述含氮化合物侧壁残留为掩膜，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；依次重复执行步骤E至步骤G，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度，每执行一次步骤F所述含氮化合物侧壁残留就进一步向沟槽内延伸，所述沟槽内的氧化硅包括底部氧化硅和侧壁氧化硅，所述侧壁氧化硅的厚度从沟槽顶部至沟槽底部逐渐增厚；步骤H，去除所述沟槽内的含氮化合物；步骤I，向所述沟槽内填入多晶硅；步骤J，在填入的多晶硅上形成隔离氧化硅；依次重复执行步骤I和J，分别形成间隔的第1、第2、…、第n-1层多晶硅和第1、第2、…、第n-1层隔离氧化硅，并在第n-1层隔离氧化硅上形成第n层多晶硅，所述第n层多晶硅连接所述半导体器件的栅极电位，2≤n≤10。2.根据权利要求1所述的半导体器件的堆叠多晶硅栅结构...

【专利技术属性】
技术研发人员：祁树坤，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：江苏,32