The invention discloses a trench gate superjunction device, which includes: field oxide layer is formed at the top of the superjunction outside the active region and isolates the active region; trench of the trench grid is formed on the N-type thin layer surface of the superjunction in the active region; trench of the trench grid extends beyond the boundary of the active region; and trench of the grid grid is formed before the field oxide layer in the active region. The gate dielectric layer and polycrystalline silicon gate are formed after etching of the field oxide layer, and the field oxide layer is formed in the gate groove inside the side of the gate groove terminal; the polycrystalline silicon gate also extends to the surface of the corresponding field oxide layer and forms the polycrystalline silicon extension section of the polycrystalline silicon gate; at the side of the gate groove terminal, the polycrystalline silicon extension section The utility model has a climbing structure and is isolated from the side of the gate groove terminal by a field oxide layer located inside the side of the gate groove terminal. The invention also discloses a manufacturing method of trench gate superjunction device. The invention can improve the reliability of the device.
【技术实现步骤摘要】
沟槽栅超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域,特别是涉及一种沟槽栅超结器件;本专利技术还涉及一种沟槽栅超结器件的制造方法。
技术介绍
超结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成,利用P型薄层和N型薄层完成匹配形成的耗尽层来提升反向耐压同时保持较小的导通电阻。由于一般超结产品均在600V左右,所以一般都需要采用终端结构,终端结构中终端的场氧化层(FOX)技术使用的较多。多晶硅栅(GatePoly)需要爬上FOX后再通过栅极总线(Gatebus)连接到栅极衬垫(GatePad),栅极总线一般采用和多晶硅栅同时形成的多晶硅总线。场氧化层位于终端区中,被场氧化层围绕的区域即为有源区,超结器件会形成于有源区中。沟槽栅超结器件的栅极结构为沟槽栅,沟槽栅由形成于栅极沟槽内侧表面的栅介质层如栅氧化层和填充于所述栅极沟槽中的多晶硅栅组成。在靠近终端结构附近,所述栅极沟槽形成一个陡峭的终端侧面,多晶硅栅通过栅介质层和终端侧面隔离,由于靠近终端结构附近的电场强度容易出现较大值,所以在栅极沟槽的终端侧面处非常容易发生损坏,成为器件栅极可靠性的重要瓶颈。
技术实现思路
本专利技术所要解决的技术问题是提供一种沟槽栅超结器件,能提高沟槽栅的栅极沟槽终端侧面的可靠性,从而提高整个器件栅极的可靠性。为此,本专利技术还提供一种沟槽栅超结器件的制造方法。为解决上述技术问题,本专利技术提供的沟槽栅超结器件包括:超结,由交替排列的P型薄层和N型薄层组成。场氧化层,形成于有源区外的所述超结的顶部,由所述场氧化层围绕出所述有源区,所 ...
【技术保护点】
1.一种沟槽栅超结器件,其特征在于,包括:超结,由交替排列的P型薄层和N型薄层组成;场氧化层,形成于有源区外的所述超结的顶部,由所述场氧化层围绕出所述有源区,所述场氧化层和所述有源区之间的边界为有源区边界;沟槽栅,包括栅极沟槽、栅介质层和多晶硅栅,所述栅介质层形成于所述栅极沟槽的底部表面和侧面,所述多晶硅栅填充在形成有所述栅介质层的所述栅极沟槽中;所述栅极沟槽形成于所述有源区中的所述N型薄层表面,所述栅极沟槽还延伸到所述有源区边界外,所述栅极沟槽延伸到所述有源区边界外的侧面为栅极沟槽终端侧面;所述栅极沟槽在所述场氧化层之前形成,所述栅介质层和所述多晶硅栅在所述场氧化层刻蚀形成所述有源区边界之后形成,使所述栅极沟槽终端侧面具有位于所述有源区边界外侧的结构,在所述栅极沟槽终端侧面内侧的所述栅极沟槽中形成有所述场氧化层;各所述多晶硅栅还延伸到对应的所述场氧化层的表面并组成各所述多晶硅栅的多晶硅延伸段;在所述栅极沟槽终端侧面处,所述多晶硅延伸段具有爬坡结构并通过位于所述栅极沟槽终端侧面内侧的所述场氧化层和所述栅极沟槽终端侧面隔离,使所述多晶硅延伸段和所述栅极沟槽终端侧面之间隔离的介质层厚度增加 ...
【技术特征摘要】
1.一种沟槽栅超结器件,其特征在于,包括:超结,由交替排列的P型薄层和N型薄层组成;场氧化层,形成于有源区外的所述超结的顶部,由所述场氧化层围绕出所述有源区,所述场氧化层和所述有源区之间的边界为有源区边界;沟槽栅,包括栅极沟槽、栅介质层和多晶硅栅,所述栅介质层形成于所述栅极沟槽的底部表面和侧面,所述多晶硅栅填充在形成有所述栅介质层的所述栅极沟槽中;所述栅极沟槽形成于所述有源区中的所述N型薄层表面,所述栅极沟槽还延伸到所述有源区边界外,所述栅极沟槽延伸到所述有源区边界外的侧面为栅极沟槽终端侧面;所述栅极沟槽在所述场氧化层之前形成,所述栅介质层和所述多晶硅栅在所述场氧化层刻蚀形成所述有源区边界之后形成,使所述栅极沟槽终端侧面具有位于所述有源区边界外侧的结构,在所述栅极沟槽终端侧面内侧的所述栅极沟槽中形成有所述场氧化层;各所述多晶硅栅还延伸到对应的所述场氧化层的表面并组成各所述多晶硅栅的多晶硅延伸段;在所述栅极沟槽终端侧面处,所述多晶硅延伸段具有爬坡结构并通过位于所述栅极沟槽终端侧面内侧的所述场氧化层和所述栅极沟槽终端侧面隔离,使所述多晶硅延伸段和所述栅极沟槽终端侧面之间隔离的介质层厚度增加,提高器件的可靠性。2.如权利要求1所述的沟槽栅超结器件,其特征在于:在所述有源区边界处,所述场氧化层具有倾斜侧面。3.如权利要求2所述的沟槽栅超结器件,其特征在于:所述场氧化层的侧面的倾斜度通过所述场氧化层的刻蚀工艺调整,所述场氧化层的刻蚀工艺采用氩离子注入加湿法刻蚀。4.如权利要求1所述的沟槽栅超结器件,其特征在于:所述P型薄层由填充于超结沟槽中的P型外延层组成,所述N型薄层由各所述P型薄层之间的N型外延层组成。5.如权利要求4所述的沟槽栅超结器件,其特征在于:所述P型外延层为P型硅外延层,所述N型外延层为N型硅外延层,所述N型外延层形成于硅衬底表面。6.如权利要求1所述的沟槽栅超结器件,其特征在于:各所述N型薄层对应的各所述多晶硅延伸段在所述场氧化层表面和多晶硅硅总线连接,多晶硅总线通过接触孔连接到由正面金属层组成的金属总线,由所述金属总线引出栅极衬垫。7.如权利要求1所述的沟槽栅超结器件,其特征在于:所述场氧化层由热氧化层和淀积氧化层叠加而成。8.如权利要求1所述的沟槽栅超结器件,其特征在于:所述栅介质层为栅氧化层。9.一种沟槽栅超结器件的制造方法,其特征在于,包括如下步骤:步骤一、形成由交替排列的P型薄层和N型薄层组成的超结;步骤二、采用光刻定义加刻蚀的工艺在有源区的所述N型薄层顶部形成栅极沟槽,所述有源区通过后续工艺定义,所述栅极沟槽需要延伸到有源区边界外,所述栅极沟槽延伸到所述...
【专利技术属性】
技术研发人员:李昊,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。