薄膜晶体管、显示面板及所述薄膜晶体管的制作方法技术

本发明专利技术提供一种薄膜晶体管，所述晶体管包括：衬底；有源区，位于所述衬底上方；栅极介质层，位于所述有源区上方；栅极金属，位于所述栅极介质层上方；源漏区，位于所述沟道区两侧的有源区中；其中，所述栅极介质层包括位于所述有源区上方的氧化硅层和位于所述氧化硅层上方的第二栅介质层，所述氧化硅层沿沟道方向的长度小于所述第二栅介质层的长度；其中，所述第二栅介质层的介电常数大于氧化硅层的介电常数。

Fabrication methods of thin film transistors, display panels and the thin film transistors

The invention provides a thin film transistor, which comprises: a substrate; an active region located above the substrate; a gate dielectric layer located above the active region; a gate metal located above the gate dielectric layer; a source drain region located in an active region on both sides of the channel region; and a gate dielectric layer comprising a silicon oxide layer and a gate dielectric layer located above the active region. The length of the second gate dielectric layer located above the silicon oxide layer along the channel direction is smaller than that of the second gate dielectric layer, in which the dielectric constant of the second gate dielectric layer is larger than that of the silicon oxide layer.

【技术实现步骤摘要】
薄膜晶体管、显示面板及所述薄膜晶体管的制作方法
本专利技术涉及半导体
，尤其涉及一种薄膜晶体管、显示面板及所述薄膜晶体管的制作方法。
技术介绍
近年来，金属氧化物薄膜晶体管被普遍应用于液晶显示器和有机自发光显示器中，使用该晶体管的显示器具有分辨率高、尺寸大、处理帧率高和可见光范围内穿透率高等显著优点，在电子显示领域具有广阔的应用前景。非晶铟镓锌氧化物薄膜晶体管是一种代表性的金属氧化物薄膜晶体管，被广泛应用在各种电子显示设备中。目前，IGZO薄膜晶体管有背沟道刻蚀,蚀刻终止层(ESL)和顶栅三种典型结构。顶栅型IGZO薄膜晶体管结构的寄生电容小，制作工艺中使用的掩膜数量也相对较少。同时，栅极和栅极介质层能够保护沟道区，使其不被大气环境和后续制程中的电浆所影响。但是，栅极介质层区域的较强电场将使沟道中的高能电子在源漏端附近注入栅极介质层，导致器件的阈值电压漂移，破坏了器件的稳定性。此外，高电场还会引发热载流子效应，进一步破坏了器件的稳定性。因此，急需开发一种稳定性更高的顶栅型IGZO薄膜晶体管结构解决上述问题。
技术实现思路
为解决上述问题，本专利技术提供了一种薄膜晶体管，能够有效的减小沟道区域的电场强度，增加器件的稳定性。具体的，所述薄膜晶体管包括：衬底；有源区，位于所述衬底上方；栅极介质层，位于所述有源区上方；栅极金属，位于所述栅极介质层上方；源漏区，位于所述栅极介质层下方的有源区两侧；其中，所述栅极介质层包括位于所述有源区上方的氧化硅层和位于所述氧化硅层上方的第二栅介质层，所述氧化硅层沿沟道方向的长度小于所述第二栅介质层的长度；其中，所述第二栅介质层的介电常数大于氧化硅层的介电常数。根据本专利技术的其中一个实施例，其中，所述第二栅介质层为氮化硅层。根据本专利技术的其中一个实施例，其中，所述晶体管还包括层间介质层，所述层间介质层的材料为氮化硅，所述氮化硅中的氢元素含量小于氮化硅层中的氢元素含量。根据本专利技术的其中一个实施例，其中，所述第二栅介质层下方的氧化硅层两侧的空间被层间介质层填充。根据本专利技术的其中一个实施例，其中，所述氧化硅层沿沟道方向的长度不小于所述第二栅介质层沿沟道方向长度的二分之一。相应的，本专利技术还提供了一种显示面板，包括如前所述的薄膜晶体管。根据本专利技术的其中一个实施例，其中，所述显示面板还包括：钝化层，位于所述层间介质层上方；色阻层，位于所述有源区外侧的钝化层上方；像素电极，位于所述色阻层上方；有机发光层，位于所述像素电极上方；阴极，位于所述有机发光层上方。相应的，本专利技术还提供了一种薄膜晶体管的制作方法，其特征在于，该方法包括：a.提供衬底；b.在所述衬底上方形成有源区；c.在所述有源区上方形成氧化硅层；d.在所述有氧化硅层上方形成第二栅介质层；e.在所述栅极介质层上方形成栅极金属；f.沿沟道方向进对氧化硅层和第二栅介质层进行选择性刻蚀，使刻蚀后的氧化硅层沿沟道方向的长度小于第二栅介质层；g.在所述第二栅介质层两侧的有源区中形成源漏区。根据本专利技术的其中一个实施例，其中，所述第二栅介质层为氮化硅层。根据本专利技术的其中一个实施例，其中，在步骤g之后还包括步骤h：形成覆盖所述薄膜晶体管的层间介质层，其中，形成所述层间介质层的材料为氮化硅，且形成所述层间介质层的氮化硅中的氢元素含量低于第二栅介质层中的氢元素含量。根据本专利技术的其中一个实施例，其中，步骤d中的第二栅介质层的长度大于所述薄膜晶体管所需要的栅极介质层的长度。根据本专利技术的其中一个实施例，其中，在步骤f中选择性刻蚀所用的刻蚀方法为干法刻蚀，刻蚀气体为C5HF7。根据本专利技术的其中一个实施例，其中，所述氧化硅层沿沟道方向的长度不小于所述第二栅介质层沿沟道方向长度的二分之一。相比于现有技术中采用氧化硅材料作为栅极介质层的薄膜晶体管，本专利技术采用了介电常数较大的氮化硅替换了部分栅极介质层，使得栅极介质层的介电常数减小，从而减小沟道区的电场，特别是位于沟道两端区域的电场，从而遏制了由于高电场引起阈值电压漂移和热载流子效应。相比于现有技术，极大地改善了薄膜晶体管的性能。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：图1为现有技术中的薄膜晶体管的结构示意图；图2为图1中的薄膜晶体管沟道区域的电场分布图；图3至图8为本专利技术一个实施例中的薄膜晶体管在不同工艺步骤中的结构示意图；图9为图8中的薄膜晶体管沟道区域的电场分布图；附图中相同或相似的附图标记代表相同或相似的部件。具体实施方式以下各实施例的说明是参考附加的图示，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的单元是用以相同标号表示。下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。首先对现有技术进行简要说明。参见图1，图1示出了现有技术中的薄膜晶体管的结构示意图，具体的，是一种顶栅型IGZO薄膜晶体管。如图所示，现有技术中的栅极结构由栅极介质层060位于栅极金属070下方，由氧化硅组成。其形成方法为：在有源区上方外延生长形成氧化硅，作为绝缘材料隔离栅极金属和有源区。由于外延生长的二氧化硅与有源区之间的界面特性优良，少有杂质和缺陷，因此二氧化硅作为主流的栅极介质层材料被沿用至今。但二氧化硅也存在明显的缺陷，即介电常数过小。对于薄膜晶体管，沟道区域的电场强度与介质层的介电常数成反比，过小的介电常数会导致沟道区的电场强度过大，引发阈值电压偏移、热载流子效应等一系列缺陷，严重影响器件的性能。参见图2，图2为图1中的薄膜晶体管沟道区域的电场分布图，可以看出，沟道区域的电场强度达到了105V/cm，而沟道两端的电场强度则由于器件形状的影响进一步增大，已经严重影响了器件性能。为了改善上述缺陷，本专利技术提供了一种薄膜晶体管。下面将结,图8对本专利技术进行详细说明。参见图8，本专利技术提供了一种薄膜晶体管，包括：衬底130；有源区140，位于所述衬底130上方；栅极介质层，位于所述有源区140上方；栅极金属170，位于所述栅极介质层上方；源漏区，位于所述沟道区两侧的有源区140中。具体的，所述衬底130可以是单一材料的半导体衬底，例如硅、锗、砷化镓、磷化铟等，也可以是SOI半导体衬底。所述有源区140位于衬底130上方，具有一定的掺杂，掺杂浓度为沟道区所需要的浓度，通常为5×1014cm-3～5×1015cm-3，对于N型半导体，掺杂的元素通常为P型15杂质，例如硼和铟，对于P型半导体，P型杂质，例如砷和磷。在本实施例中，所述栅极介质层包括位于所述有源区上方的氧化硅层151和位于所述氧化硅层上方的第二栅介质层160，所述氧化硅层151沿沟道方向的长度小于所述第二栅介质层160的长度；其中，所述氧化硅层151的介电常数大于第二栅介质层160的介电常数。具体的，由于在氧化硅层上生长或淀积氮化硅层的工艺在本领域中相对本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管，其特征在于，所述晶体管包括：衬底；有源区，位于所述衬底上方；栅极介质层，位于所述有源区上方；栅极金属，位于所述栅极介质层上方；源漏区，位于所述沟道区两侧的有源区中；其中，所述栅极介质层包括位于所述有源区上方的氧化硅层和位于所述氧化硅层上方的第二栅介质层，所述氧化硅层沿沟道方向的长度小于所述第二栅介质层的长度；其中，所述第二栅介质层的介电常数大于氧化硅层的介电常数。

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，所述晶体管包括：衬底；有源区，位于所述衬底上方；栅极介质层，位于所述有源区上方；栅极金属，位于所述栅极介质层上方；源漏区，位于所述沟道区两侧的有源区中；其中，所述栅极介质层包括位于所述有源区上方的氧化硅层和位于所述氧化硅层上方的第二栅介质层，所述氧化硅层沿沟道方向的长度小于所述第二栅介质层的长度；其中，所述第二栅介质层的介电常数大于氧化硅层的介电常数。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二栅介质层为氮化硅层。3.根据权利要求1所述的薄膜晶体管，其特征在于，所述晶体管还包括层间介质层，所述层间介质层的材料为氮化硅，所述氮化硅中的氢元素含量小于氮化硅层中的氢元素含量。4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第二栅介质层下方的氧化硅层两侧的空间被层间介质层填充。5.根据权利要求4所述的薄膜晶体管，其特征在于，所述氧化硅层沿沟道方向的长度不小于所述第二栅介质层沿沟道方向长度的二分之一。6.一种显示面板，其特征在于，包括权利要求1-5中任意一项所述的薄膜晶体管。7.根据权利要求6所述的显示面板，其特征在于，还包括：钝化层，位于所述层间介质层上方；色阻层，位于所述有源区外侧的钝化层上方；像素电极，位于所述色阻层上方；有机发光层，位于所述像素电极上方；阴...

【专利技术属性】
技术研发人员：罗传宝，卢马才，王松，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44