阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术提供一种阵列基板及其制备方法、显示装置。阵列基板包括栅电极、源电极、漏电极和具有U形沟道部的氧化物有源层，所述U形沟道部包括源侧壁、漏侧壁和位于所述源侧壁与漏侧壁之间的沟道壁，所述源侧壁和漏侧壁为包括导体化段和半导体段的复合结构，所述半导体段和导体化段沿远离所述沟道壁的方向排布。本发明专利技术通过将U形沟道部中的侧壁设置成包括导体化段和半导体段的复合结构，从整体上减小了沟道电阻，使得开态电流得以提升，有效提高了薄膜晶体管的性能。

【技术实现步骤摘要】
阵列基板及其制备方法、显示装置
本专利技术涉及显示
，具体涉及一种阵列基板及其制备方法、显示装置。
技术介绍
近年来，显示技术得到快速发展，薄膜晶体管(ThinFilmTransistor，TFT)技术由原来的非晶硅(a-Si)薄膜晶体管发展到氧化物(Oxide)薄膜晶体管。氧化物有源层的载流子迁移率是非晶硅有源层的20～30倍，具有迁移率大、开态电流高、开关特性更优、均匀性更好的特点，可以大大提高薄膜晶体管对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，可以适用于需要快速响应和较大电流的应用，如高频、高分辨率、大尺寸的显示器以及有机发光显示器等。目前，现有氧化物薄膜晶体管结构包括刻蚀阻挡(EtchStopLayer，ESL)型、背沟道刻蚀(BackChannelEtch，BCE)型和共面(Co-Planar，CP)型。其中，ESL型是在氧化物有源层上制作刻蚀阻挡层，作为有源层的保护层，虽然能够有效保护沟道特性，但增加了一次构图工艺，使得薄膜晶体管的制作工艺复杂、成本提高。BCE型是形成氧化物有源层之后形成源漏电极，虽然省去了刻蚀阻挡层的构图工艺，但对刻蚀工艺要求比较高，且背沟道刻蚀工艺仍可能造成沟道损伤，影响沟道特性。CP型是形成源漏电极之后形成氧化物有源层，不仅省去了刻蚀阻挡层的构图工艺，而且避免了沟道损伤，因此近年来已成为研发的重点。但实际应用表明，共面型氧化物薄膜晶体管结构存在沟道电阻较大、开态电流(Ion)较低的缺陷。因此，如何减小沟道电阻、提升开态电流，是共面型氧化物薄膜晶体管结构亟待解决的技术问题。
技术实现思路
本专利技术实施例所要解决的技术问题是，提供一种阵列基板及其制备方法、显示装置，以解决现有共面型氧化物薄膜晶体管结构存在的沟道电阻较大、开态电流较低的缺陷。为了解决上述技术问题，本专利技术实施例还提供了一种阵列基板，包括栅电极、源电极、漏电极和具有U形沟道部的氧化物有源层；所述U形沟道部包括源侧壁、漏侧壁和位于所述源侧壁与漏侧壁之间的沟道壁；所述源侧壁和漏侧壁为包括导体化段和半导体段的复合结构，所述半导体段和导体化段沿远离所述沟道壁的方向排布。可选地，所述源侧壁中导体化段的长度为源侧壁长度的40％～90％，所述漏侧壁中导体化段的长度为漏侧壁长度的40％～90％。可选地，所述源侧壁和漏侧壁中的导体化段是氧化物半导体材料经导体化处理后形成的。可选地，所述氧化物有源层还包括源导体化部和漏导体化部，所述源导体化部位于所述源电极上且与所述源侧壁的导体化段连接，所述漏导体化部位于所述漏电极上，且与所述漏侧壁的导体化段连接。可选地，所述源电极、漏电极和氧化物有源层上覆盖有第二绝缘层，所述第二绝缘层的表面与所述源导体化部和漏导体化部的表面平齐；所述源导体化部和漏导体化部是氧化物半导体材料经导体化处理后形成的。可选地，所述阵列基板还包括第三绝缘层和像素电极，所述第三绝缘层上开设有暴露出所述漏电极的过孔，所述像素电极设置在所述第三绝缘层上，通过所述过孔与所述漏电极连接。本专利技术实施例还提供了一种显示装置，包括前述的阵列基板。为了解决上述技术问题，本专利技术实施例还提供了一种阵列基板的制备方法，包括：在基底上依次形成栅电极、源电极、漏电极和具有U形沟道部的氧化物有源层；所述U形沟道部包括源侧壁、漏侧壁和位于所述源侧壁与漏侧壁之间的沟道壁；进行导体化处理，使所述源侧壁和漏侧壁形成包括导体化段和半导体段的复合结构，所述半导体段和导体化段沿远离所述沟道壁的方向排布。可选地，在基底上依次形成栅电极、源电极、漏电极和具有U形沟道部的氧化物有源层，包括：在基底上形成栅电极；形成覆盖所述栅电极的第一绝缘层和形成在所述第一绝缘层上的源电极和漏电极；形成氧化物有源层，所述氧化物有源层包括设置在所述源电极上的源连接部、设置在所述漏电极上的漏连接部和设置在所述源电极与漏电极之间的U形沟道部；所述U形沟道部包括位于所述源电极端部的源侧壁、位于所述漏电极端部的漏侧壁和位于所述源侧壁与漏侧壁之间的沟道壁。可选地，进行导体化处理，包括：沉积第二绝缘层；对所述第二绝缘层进行研磨处理，使所述第二绝缘层的表面与所述源连接部和漏连接部的表面平齐；进行导体化处理，使所述源连接部和漏连接部分别形成源导体化部和漏导体化部，使所述U形沟道部的源侧壁和漏侧壁形成包括导体化段和半导体段的复合结构，所述半导体段和导体化段沿远离所述沟道壁的方向排布。可选地，进行导体化处理，包括：涂覆光刻胶；对所述光刻胶进行研磨处理，使所述光刻胶的表面与所述源连接部和漏连接部的表面平齐；进行导体化处理，使所述源连接部和漏连接部分别形成源导体化部和漏导体化部，使所述U形沟道部的源侧壁和漏侧壁形成包括导体化段和半导体段的复合结构，所述半导体段和导体化段沿远离所述沟道壁的方向排布；剥离剩余的光刻胶。可选地，所述研磨处理采用化学机械研磨方式，所述导体化处理采用O2、He、H2或CF4等离子体处理。可选地，所述源侧壁中导体化段的长度为源侧壁长度的40％～90％，所述漏侧壁中导体化段的长度为漏侧壁长度的40％～90％。可选地，还包括：形成第三绝缘层和像素电极，所述像素电极通过所述第三绝缘层上开设的过孔与所述漏电极连接。可选地，形成第三绝缘层和像素电极，包括：形成第三绝缘层，其上开设有暴露出所述漏电极的过孔；形成像素电极，所述像素电极通过所述过孔与漏电极连接。本专利技术实施例所提供的阵列基板及其制备方法、显示装置，通过将U形沟道部中的侧壁设置成包括导体化段和半导体段的复合结构，从整体上减小了沟道电阻，使得开态电流得以提升，有效提高了薄膜晶体管的性能。本专利技术实施例所提供的阵列基板的制备方法，通过引入导体化处理，即可将U形沟道部中的侧壁处理成导体化段和半导体段的复合结构，没有增加构图工艺次数，也不需增加新的设备或特殊处理工艺，工艺兼容性好，实用性强，具有良好的应用前景。当然，实施本专利技术的任一产品或方法并不一定需要同时达到以上所述的所有优点。本专利技术的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本专利技术而了解。本专利技术实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本专利技术的技术方案，并不构成对本专利技术技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本
技术实现思路
。图1为本专利技术阵列基板第一实施例的结构示意图；图2为本专利技术第一实施例形成栅电极图案后的示意图；图3为本专利技术第一实施例形成源电极和漏电极图案后的示意图；图4为本专利技术第一实施例形成氧化物有源层图案后的示意图；图5为本专利技术第一实施例沉积第二绝缘薄膜后的示意图；图6为本专利技术第一实施例研磨处理后的示意图；图7为本专利技术第一实施例导体化处理后的示意图；图8为本专利技术第一实施例形成第三绝缘层图案后的示意图；图9为本专利技术阵列基板第二实施例的结构示意图；图10为本专利技术第二实施例涂覆光刻胶后的示意图；图11为本专利技术第二实施例研磨处理后的示意图；图12为本专利技术第二实施例导体化处理后的示意图；图13为本专利技术第二实施例剥离光刻胶后的示意图；图14为本发本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括栅电极、源电极、漏电极和具有U形沟道部的氧化物有源层；所述U形沟道部包括源侧壁、漏侧壁和位于所述源侧壁与漏侧壁之间的沟道壁；所述源侧壁和漏侧壁为包括导体化段和半导体段的复合结构，所述半导体段和导体化段沿远离所述沟道壁的方向排布。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括栅电极、源电极、漏电极和具有U形沟道部的氧化物有源层；所述U形沟道部包括源侧壁、漏侧壁和位于所述源侧壁与漏侧壁之间的沟道壁；所述源侧壁和漏侧壁为包括导体化段和半导体段的复合结构，所述半导体段和导体化段沿远离所述沟道壁的方向排布。2.根据权利要求1所述的阵列基板，其特征在于，所述源侧壁中导体化段的长度为源侧壁长度的40％～90％，所述漏侧壁中导体化段的长度为漏侧壁长度的40％～90％。3.根据权利要求1所述的阵列基板，其特征在于，所述源侧壁和漏侧壁中的导体化段是氧化物半导体材料经导体化处理后形成的。4.根据权利要求1所述的阵列基板，其特征在于，所述氧化物有源层还包括源导体化部和漏导体化部，所述源导体化部位于所述源电极上且与所述源侧壁的导体化段连接，所述漏导体化部位于所述漏电极上，且与所述漏侧壁的导体化段连接。5.根据权利要求4所述的阵列基板，其特征在于，所述源电极、漏电极和氧化物有源层上覆盖有第二绝缘层，所述第二绝缘层的表面与所述源导体化部和漏导体化部的表面平齐；所述源导体化部和漏导体化部是氧化物半导体材料经导体化处理后形成的。6.根据权利要求1～5任一所述的阵列基板，其特征在于，所述阵列基板还包括第三绝缘层和像素电极，所述第三绝缘层上开设有暴露出所述漏电极的过孔，所述像素电极设置在所述第三绝缘层上，通过所述过孔与所述漏电极连接。7.一种显示装置，其特征在于，包括如权利要求1～6任一所述的阵列基板。8.一种阵列基板的制备方法，其特征在于，包括：在基底上依次形成栅电极、源电极、漏电极和具有U形沟道部的氧化物有源层；所述U形沟道部包括源侧壁、漏侧壁和位于所述源侧壁与漏侧壁之间的沟道壁；进行导体化处理，使所述源侧壁和漏侧壁形成包括导体化段和半导体段的复合结构，所述半导体段和导体化段沿远离所述沟道壁的方向排布。9.根据权利要求8所述的制备方法，其特征在于，在基底上依次形成栅电极、源电极、漏电极和具有U形沟道部的氧化物有源层，包括：在基底上形成栅电极；形成...

【专利技术属性】
技术研发人员：操彬彬，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34