阵列基板及其制造方法、显示面板技术

本申请公开一种阵列基板及其制造方法、显示面板。本申请设计源极图案和漏极图案直接形成于介电层上，通过介电层取代传统的平坦层和钝化层，且所述漏极图案同时也作为OLED器件的阳极图案，从而能够减少光罩制程，并且所述介电层采用遮光材料制得，能够保护TFT的沟道层不受到光照影响，有利于确保其性能稳定。

【技术实现步骤摘要】
阵列基板及其制造方法、显示面板
本申请涉及显示领域，具体涉及一种阵列基板及其制造方法、显示面板。
技术介绍
当前，以金属氧化物(Oxide)半导体来制备沟道层的TFT(ThinFilmTransistor，薄膜晶体管)，已广泛应用于OLED(OrganicLight-EmittingDiode,有机发光二极管)显示面板中，这其中顶栅型TFT由于寄生电容小更是成为业界首选。但是制备顶具有栅型TFT的阵列基板(Array基板)所需的光罩(Mask)制程较多，导致制造流程繁多，无法降低生产成本，并且，沟道层容易受到光照影响而性能不稳定。
技术实现思路
有鉴于此，本申请提供一种阵列基板及其制造方法、显示面板，能够减少光罩制程，并有利于减少光照对TFT的沟道层的影响。本申请一实施例的阵列基板的制造方法，包括：提供一衬底基板，所述衬底基板的上方包括沿平行于衬底基板的方向相邻的第一区域和第二区域；在衬底基板上依次形成第一导电层和缓冲层，所述第一导电层包括位于第一区域的第一遮光图案和第二区域的第二遮光图案；在所述缓冲层上形成位于第一遮光图案上方的半导体图案；依次形成绝缘层和第二导电层，所述绝缘层包括位于第一区域的第一绝缘图案，所述第二导电层包括位于第一区域的第一栅极图案，所述第一绝缘图案位于所述半导体图案上；形成覆盖所述第二导电层、半导体图案和缓冲层的介电层，所述介电层采用遮光材料制得且在第一区域设有第一接触孔和第二接触孔、在第二区域设有开口区，所述缓冲层在所述开口区暴露其表面；在所述介电层上形成第三导电层，所述第三导电层包括位于第一区域的源极图案及跨越第一区域和第二区域的漏极图案，所述源极图案和漏极图案分别覆盖所述第一接触孔和第二接触孔并与半导体图案接触，所述漏极图案还覆盖所述开口区并与缓冲层接触，所述漏极图案与第二遮光图案至少部分重叠并通过夹设于两者之间的缓冲层形成一电容；在所述源极图案和漏极图案上形成像素定义层，所述像素定义层设有用于限定所述阵列基板的发光区；在所述发光区依次形成位于漏极图案上的发光层和阴极图案。本申请一实施例的阵列基板，包括：衬底基板，所述衬底基板的上方包括沿平行于衬底基板的方向依次相邻的第一区域和第二区域；依次形成于衬底基板上的第一导电层和缓冲层，所述第一导电层包括位于第一区域的第一遮光图案和第二区域的第二遮光图案；形成于所述缓冲层上且位于第一遮光图案上方的半导体图案；绝缘层和位于所述绝缘层上的第二导电层，所述绝缘层包括位于第一区域的第一绝缘图案，所述第二导电层包括位于第一区域的第一栅极图案，所述第一绝缘图案位于所述半导体图案上；覆盖所述第二导电层、半导体图案和缓冲层的介电层，所述介电层采用遮光材料制得且在第一区域设有第一接触孔和第二接触孔、在第二区域设有开口区，所述缓冲层在所述开口区暴露其表面；位于所述介电层上的第三导电层，所述第三导电层包括位于第一区域的源极图案及跨越第一区域和第二区域的漏极图案，所述源极图案和漏极图案分别覆盖第一接触孔和第二接触孔并与半导体图案接触，所述漏极图案还覆盖所述开口区并与缓冲层接触，所述漏极图案与第二遮光图案至少部分重叠并通过夹设于两者之间的缓冲层形成一电容；形成于所述源极图案和漏极图案上的像素定义层，所述像素定义层设有用于限定所述阵列基板的发光区；形成于所述发光区且依次位于漏极图案上的发光层和阴极图案。本申请一实施例的显示面板，包括上述阵列基板。有益效果：本申请设计源极图案和漏极图案直接形成于介电层上，通过介电层取代传统的平坦层和钝化层，且漏极图案同时也作为阳极图案，从而能够减少光罩制程，并且所述介电层采用遮光材料制得，能够保护TFT的沟道层不受到光照影响，有利于确保其性能稳定。附图说明图1是本申请的阵列基板的制造方法一实施例的流程示意图；图2是基于图1所示方法制造阵列基板的场景示意图；图3是本申请形成图2所示的介电层的场景示意图；图4是本申请一实施例的阵列基板的结构示意图。具体实施方式下面结合本申请实施例中的附图，对本申请所提供的各个示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述各个实施例以及实施例中的特征可以相互组合。并且，本申请全文所采用的方向性术语，例如“上”、“下”等，均是为了更好的描述各个实施例的技术方案，并非用于限制本申请的保护范围。图1是本申请的阵列基板的制造方法一实施例的流程示意图，图2是基于图1所示方法制造阵列基板的场景示意图。结合图1和图2所示，所述制造方法可以包括如下步骤S11～S18。S11：提供一衬底基板，所述衬底基板的上方包括沿平行于衬底基板的方向相邻的第一区域和第二区域。所述衬底基板20可以为玻璃基体、塑料基体或可挠式基体，而对于制造柔性OLED显示面板的阵列基板的场景，该衬底基板20也可以为柔性基板，例如PI(Polyimide,聚酰亚胺)基板。所述衬底基板20的上方包括相邻的第一区域201和第二区域202，该第一区域201为阵列基板的TFT区，第二区域202为阵列基板的电容区，该电容区的存储电容可用于补偿像素区域的漏电。S12：在衬底基板上依次形成第一导电层和缓冲层，所述第一导电层包括位于第一区域的第一遮光图案和第二区域的第二遮光图案。所述第一遮光图案(LightShieldingMetal,LS)211和第二遮光图案212的材质可以相同，例如均为钼、铝、铜或钛，也可以为金属合金，两者的厚度也可以相同，例如厚度均为本申请可以通过一道光罩制程Mask-1形成该第一遮光图案211和第二遮光图案212。具体地，对衬底基板20进行清洗及烘干后，在衬底基板20上形成一整面导电层，接着在导电层上涂布一整面光刻胶，然后采用光罩对所述一整面光刻胶进行曝光及显影处理，被曝光的光刻胶在显影时被灰化去除，而未被曝光的光刻胶在显影之后仍被保留于衬底基板20上，接着，刻蚀去除未被光刻胶覆盖的导电层，最后去除剩余的光刻胶，即可得到具有预定图案的第一导电层。所述缓冲层22覆盖第一导电层，其厚度可以为所述缓冲层(bufferlayer)22可用于防止衬底基板20表面的杂质在后续工艺中向上扩散而影响之后形成的半导体图案23的品质。该缓冲层22可以为硅氧化合物层，例如氧化硅(SiO2)层，或者包括依次覆盖所述第一导电层的硅氧化合物层和硅氮化合物层，例如Si3N4(三氮化硅)层，又或者其他非导电材料的组合。其中，所述缓冲层22可采用化学气相沉积(CVD)、等离子化学气相沉积(PACVD)、溅射、真空蒸镀以及低压化学气相沉积(LPCVD)中的任一方法形成。S13：在缓冲层上形成位于第一遮光图案上方的半导体图案。首先，在缓冲层22上形成一整面半导体层，然后通过一道光罩制程Mask-2对这一整面半导体层进行图案化处理，以得到仅形成于第一遮光图案211正上方的半导体图案23。所述光罩制程Mask-2与光罩制程Mask-1的原理及过程相似，此处不再赘述。半导体图案23为金属氧化物半导体图案，其厚度可以为其材质包括但不限于为IGZO(IndiumGalliumZincOxide,铟镓锌氧化物)，IZTO(IndiumZincTinOxide,铟锌锡氧化物)，IGZTO(IndiumGalliumZincTinOxide,铟镓锌锡氧化物)中的本文档来自技高网...

【技术保护点】
1.一种阵列基板的制造方法，其特征在于，所述方法包括：提供一衬底基板，所述衬底基板的上方包括沿平行于衬底基板的方向相邻的第一区域和第二区域；在衬底基板上依次形成第一导电层和缓冲层，所述第一导电层包括位于第一区域的第一遮光图案和第二区域的第二遮光图案；在所述缓冲层上形成位于第一遮光图案上方的半导体图案；依次形成绝缘层和第二导电层，所述绝缘层包括位于第一区域的第一绝缘图案，所述第二导电层包括位于第一区域的第一栅极图案，所述第一绝缘图案位于所述半导体图案上；形成覆盖所述第二导电层、半导体图案和缓冲层的介电层，所述介电层采用遮光材料制得且在第一区域设有第一接触孔和第二接触孔、在第二区域设有开口区，所述缓冲层在所述开口区暴露其表面；在所述介电层上形成第三导电层，所述第三导电层包括位于第一区域的源极图案及跨越第一区域和第二区域的漏极图案，所述源极图案和漏极图案分别覆盖所述第一接触孔和第二接触孔并与半导体图案接触，所述漏极图案还覆盖所述开口区并与缓冲层接触，所述漏极图案与第二遮光图案至少部分重叠并通过夹设于两者之间的缓冲层形成一电容；在所述源极图案和漏极图案上形成像素定义层，所述像素定义层设有用于限定所述阵列基板的发光区；在所述发光区依次形成位于漏极图案上的发光层和阴极图案。...

【技术特征摘要】
1.一种阵列基板的制造方法，其特征在于，所述方法包括：提供一衬底基板，所述衬底基板的上方包括沿平行于衬底基板的方向相邻的第一区域和第二区域；在衬底基板上依次形成第一导电层和缓冲层，所述第一导电层包括位于第一区域的第一遮光图案和第二区域的第二遮光图案；在所述缓冲层上形成位于第一遮光图案上方的半导体图案；依次形成绝缘层和第二导电层，所述绝缘层包括位于第一区域的第一绝缘图案，所述第二导电层包括位于第一区域的第一栅极图案，所述第一绝缘图案位于所述半导体图案上；形成覆盖所述第二导电层、半导体图案和缓冲层的介电层，所述介电层采用遮光材料制得且在第一区域设有第一接触孔和第二接触孔、在第二区域设有开口区，所述缓冲层在所述开口区暴露其表面；在所述介电层上形成第三导电层，所述第三导电层包括位于第一区域的源极图案及跨越第一区域和第二区域的漏极图案，所述源极图案和漏极图案分别覆盖所述第一接触孔和第二接触孔并与半导体图案接触，所述漏极图案还覆盖所述开口区并与缓冲层接触，所述漏极图案与第二遮光图案至少部分重叠并通过夹设于两者之间的缓冲层形成一电容；在所述源极图案和漏极图案上形成像素定义层，所述像素定义层设有用于限定所述阵列基板的发光区；在所述发光区依次形成位于漏极图案上的发光层和阴极图案。2.根据权利要求1所述的方法，其特征在于，所述衬底基板的上方还包括与所述第二区域相邻且远离所述第一区域的第三区域，所述第二遮光图案跨越所述第二区域和第三区域，所述绝缘层还包括位于第三区域且位于所述缓冲层上的第二绝缘图案，所述第二导电层还包括位于第三区域的第二栅极图案，所述介电层在所述第三区域设有第三接触孔和第四接触孔，所述第三导电层还包括位于第三区域的桥接图案，所述桥接图案覆盖所述第三接触孔与所述第二栅极图案接触以及覆盖所述第四接触孔与所述第二遮光图案接触。3.根据权利要求2所述的方法，其特征在于，形成覆盖所述第二导电层、半导体图案和缓冲层的介电层这一步骤，包括：形成覆盖所述第二导电层、半导体图案和缓冲层的一整面介电层；在所述一整面介电层上形成一整面光刻胶；采用半色调光罩对所述一整面光刻胶进行曝光及显影处理，所述半色调光罩包括完全曝光区、半曝光区和非曝光区，在显影处理之后，位于所述完全曝光区下方的光刻胶被去除，位于所述半曝光区下方的光刻胶的厚度小于位于所述非曝光区下方的光刻胶的厚度；刻蚀去除所述完全曝光区下方的介电层，以形成所述第一接触孔、第二接触孔、开口区和第三接触孔；灰化去除所述半曝光区下方的光刻胶；刻蚀去除所述半曝光区下方的介电层和缓冲层，以形成所述第四接触孔；灰化去除所述非曝光区下方的光刻胶。4.根据权利要求2所述的方法，其特征在于，形成覆盖所述第二导电层、半导体图案和...

【专利技术属性】
技术研发人员：周星宇，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44