【技术实现步骤摘要】
集成电路静电防护的二极管触发可控硅
本专利技术涉及一种集成电路静电防护的二极管触发可控硅，属于集成电路领域。
技术介绍
自然界的静电放电（ESD）现象对集成电路的可靠性构成严重的威胁。在工业界，集成电路产品的失效37%都是由于遭受静电放电现象所引起的。而且随着集成电路的密度越来越大，一方面由于二氧化硅膜的厚度越来越薄（从微米到纳米），器件承受的静电压力越来越低；另一方面，容易产生、积累静电的材料如塑料，橡胶等大量使用，使得集成电路受到静电放电破坏的几率大大增加。静电放电现象的模式通常分为四种：HBM（人体放电模式），MM（机器放电模式），CDM（组件充电放电模式）以及电场感应模式（FIM）。而最常见也是工业界产品必须通过的两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因此，为了防止内部芯片遭受ESD...
【技术保护点】
1.集成电路静电防护的二极管触发可控硅，其特征在于：包括第一衬底，第一衬底上设置有依次连接的第一N阱、第一P阱和第二N阱，第一N阱上设置有第一P+注入区和第一N+注入区，第一P+注入区接入电学阳极，第一P阱上设置有第二P+注入区和第二N+注入区，第二P+注入区连接第一N+注入区，第二N阱上设置有第三N+注入区，第三N+注入区和第二N+注入区均接入电学阴极。
【技术特征摘要】
1.集成电路静电防护的二极管触发可控硅，其特征在于：包括第一衬底，第一衬底上设置有依次连接的第一N阱、第一P阱和第二N阱，第一N阱上设置有第一P+注入区和第一N+注入区，第一P+注入区接入电学阳极，第一P阱上设置有第二P+注入区和第二N+注入区，第二P+注入区连接第一N+注入区，第二N阱上设置有第三N+注入区，第三N+注入区和第二N+注入区均接入电学阴极。2.根据权利要求1所述的集成电路静电防护的二极管触发可控硅，其特征在于：第一衬底为P型衬底。3.根据权利要求1所述的集成电路静电防护的二极管触发可控硅，其特征在于：第一P+注入区和第一N+注入区之间、第一N+注入区和第二P+注入区之间、第二P+注入区和第二N+注入区之间、第二N+注入区与第三N+注入区之间均设置有浅槽隔离，横向方向上，第一P+注入区靠外的一侧也设置有浅槽隔离。4.根据权利要求1所述的集成电路静电防护的二极管触发可控硅，其特征在于：第二P+注入区与第一N+注入区金属连接。...
【专利技术属性】
技术研发人员：董树荣，徐泽坤，沈宏宇，郭维，胡涛，
申请(专利权)人：浙江大学昆山创新中心，
类型：发明
国别省市：江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。